JPS622836Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は集積回路チツプ内に組込まれる基準電
圧発生回路に関する。

一般に、この種の基準電圧発生回路は判定回路
又は比較回路に、判定又は比較の基準となる基準
電圧を供給するために使用される。最近、これら
判別回路等では、厳密な判定動作が要求される傾
向にある。このような要求に応えるためには、極
めて精密且つ正確な基準電圧を安定に供給する基
準電圧発生回路が必要である。

従来用いられている基準電圧発生回路は抵抗を
直列に接続した分圧回路を電源と接地間に接続し
た構成を備えている。この基準電圧発生回路で
は、抵抗の分割比に応じた電圧を基準電圧として
供給することができる。したがつて、精密且つ正
確な基準電圧を要求される判別回路等に、この基
準電圧発生回路を適用するためには、各抵抗とし
て極めて正確な値をもつものを使用しなければな
らない。また、使用の際、基準電圧を安定に保持
するためには、電源電圧の変動を極力抑える必要
がある。しかし、製造の際における抵抗値のバラ
ツキ及び使用の際における電源電圧の変動及び温
度変動等は一般には防ぐことができない。したが
つて、基準電圧の変動は避けることができず、判
別回路等の判別動作も不安定になりがちである。

本考案の目的は精密な基準電圧を供給すること
ができる基準電圧発生回路を提供することであ
る。

本考案の他の目的は論理回路を含む集積回路に
適用した場合、、電源電圧の変動及び温度変動に
対して安定に動作する基準電圧発生回路を提供す
ることである。

本考案の更に他の目的は位相同期ループにおけ
る状態を安定に監視できる判別回路を提供するこ
とである。

本考案によれば、第１及び第２の入力端子を有
し、前記第１の入力端子に接続された第１の論理
回路から入力される信号を前記第２の入力端子に
入力される基準電圧と比較する回路に用いられ前
記基準電圧を生成する基準電圧発生回路におい
て、第１の論理レベルを出力する第２の論理回路
と、前記第１の論理レベルと異なる第２の論理レ
ベルを出力する第３の論理回路と、前記第２及び
第３の論理回路の出力側に接続され前記第１及び
第２の論理レベル間のレベルを前記基準電圧とし
て供給する手段を含み、前記第２及び第３の論理
回路は、前記第１の論理回路に接続されている電
源と同一の電源に接続され、かつ前記第２及び第
３の論理回路は前記第１の論理回路と同一のチツ
プ内に形成されていることを特徴とする基準電圧
発生回路が得られる。

本考案の一実施例に係る基準電圧発生回路は判
定されるべき入力情報を受け、論理判断を行ない
判定用情報として送出する論理回路と、この判定
用情報を平滑する平滑回路及び平滑された判定用
情報を基準電圧と比較する比較器を含む判定回路
に適用される。

以下、図面を参照して、説明する。

第１図を参照すると、従来の基準電圧発生回路
を含む判定回路の一例が示されている。この判定
回路は位相同期ループを有する回路と結合して用
いられ、位相同期ループにおける同期はずれを検
出することができる。判定回路は第１及び第２の
入力端子１及び２に接続された排他的論理和回路
３（ここでは、イクスクルーシブノアゲート）を
備えている。この場合、第１の入力端子１には位
相同期ループの位相検波回路の入力信号が供給さ
れ、第２の入力端子２には位相検波回路の出力信
号が分岐して与えられているものとする。電源入
力端子４を備えた排他的論理和回路３は抵抗器５
及びコンデンサ６によつて構成された平滑回路を
介して、演算増幅器７の非反転入力端子に接続さ
れている。比較器として動作する演算増幅器７の
反転入力端子は基準電圧発生回路に接続され、こ
の基準電圧発生回路から基準電圧Vcが与えられ
ている。。基準電圧発生回路は基準電源電圧が与
えられる電源端子８と接地間に、直列に接続され
た２つの抵抗器９及び１０を有している。一方、
演算回路７は正電源入力端子、１１、負電源入力
端子１２、及び出力端子１３を備え、各電源入力
端子には演算増幅器７の動作に必要な電源電圧が
与えられると共に、出力端子１３には基準電圧
Vcとの比較結果に応じて正又は負の電圧が送出
される。

位相同期ループが正常に動作している間、第１
及び第２の入力端子１及び２に加えられる入力信
号は同一位相をとるため、排他的論理和回路３の
出力は高レベルとなる。位相同期ループの同期が
はずれ、第１及び第２の入力端子１及び２の位相
が完全に逆位相になると、排他的論理和回路３の
出力は低レベルになる。一般的に、同期がはずれ
た場合、排他的論理和回路３の出力は連続的に高
レベルを保持することができず、高レベルと低レ
ベルの混合された出力となる。

上述した排他的論理和回路３の出力は抵抗５と
コンデンサ６とにより平滑され、演算増幅器７の
一方の入力端子に供給される。演算増幅器７の他
方の入力端子には、抵抗器９及び１０により電源
端子８に加えられる基準電源電圧が分割された形
で基準電圧Vcとして与えられている。演算増幅
器７では排他的論理和回路３３から平滑回路を介
して与えられる信号の電圧が基準電圧Vcより大
であれば、出力端子１３に正の電圧を送出し、そ
うでなければ、負の電圧を送出する。

ここで、電源電圧と基準電圧との間の関係を説
明するために、この判定回路が集積回路化された
場合を考慮する。高周波動作を可能にするため、
排他的論理和回路３等のゲート回路がエミツタ結
合型論理回路（ECL）で構成されるものとする
と、ゲート回路の電源入力端子４には＋5Vの電
圧が供給される。一方、演算増幅器７は一般的な
もので充分であるから、端子１１及び１２にはそ
れぞれ＋15V及び−15Vが与えられるものとす
る。上述した関係から、端８に与えられる比較用
基準電源電圧としては＋5V又は＋15Vのいずれか
を使用できる。

まず、端子８に＋15Vが供給される場合につい
て説明する。位相同期ループが正常なときには、
排他的論理和回路３の出力はECLの高レベル
（約3.8V）をとる。一方、同期がはずれたときに
は、一般的には高レベルと低レベル（約3V）の
中間の値（約3.4V）の値をとる。したがつて、
基準電圧Vcは3.4V以上3.8V以下に選ばれる。同
期はずれをもつと厳密に検出しようとすれば、基
準電圧Vcは3.4Vより3.8Vに近い値に設定されな
ければならない。この基準電圧Vcを与えるため
に、抵抗器９及び１０の値が選択されているが、
設定電圧値が微小であり且つ精密を要するため、
抵抗器９及び１０の値を厳密に選ぶ必要がある。
一方、使用状態において、端子４に接続された電
源（＋5V）と端子８に接続された基準電圧（＋
15V）の少なくともどちらか一方に変動があれ
ば、判定回路に誤動作が生じ易くなる。実際上、
市販されているICの許容偏差は＋5V±0.2V、±
15V±0.5Vであり、判定動作の不安定性は避けら
れない。

次に、端子８に＋5Vの電源即ち排他的論理和
回路３と同一の電源が接続された場合を考える。
この場合には、同一電源を使用したことにより、
電源電圧の差による不安定性はないが、比較動作
のための基準電圧Vcはやはり抵抗９と１０の分
割比で与えられ、その値は微妙且つ精密を要する
ため、量産の際、排他的論理和回路３の出力電圧
のバラツキが不可避的に生じる。したがつて、精
妙な基準電圧Vcを与えるほど、抵抗器９及び１
０は画一的な値にはならない。

第２図を参照すると、本考案の一実施例に係る
基準電圧発生回路が第１図と同様に判定回路に適
用されている。第２図において、第１図と同一の
部分には同一の参照符号が付されている。この基
準電圧発生回路は排他的論理和回路３と同一のチ
ツプ内に形成された２つの排他的論理和回路１４
及び１５（イクスクルーシブノアゲートであらわ
されている。以下、排他的論理和回路３をも含め
て、単に、ゲート回路と呼ぶ）を備えている。こ
れらゲート回路１４及び１５はそれぞれ入力側及
び出力側を有し、入力側に与えられる入力条件に
応じて、出力側に高又は低の論理レベルを送出す
る機能を備えている。この実施例では両ゲート回
路１４及び１５の出力側を基準電圧Vcの設定用
抵抗器１６，１７を介して接続し、両抵抗器１６
及び１７の共通接続点を演算増幅器７の反転入力
端子に接続している。一方、各ゲート回路１４，
１５の入力側は、基準電源端子８と接地間に設け
られた抵抗器１９，２０及び２１に接続されてい
る。ゲート回路１４の入力側は抵抗器２０の両端
に接続され、他方、ゲート回路１５の入力側はと
もに抵抗器２０の一端に接続されている。これら
抵抗器１９〜２１は各ゲート回路１４，１５の入
力電圧を決定するためのものであり、ゲート回路
１４及び１５を前述したように接続することによ
り、ゲート回路１４の２つの入力端子には高レベ
ルと低レベルの直流電圧、ゲート回路１５の２つ
の入力端子には同一レベルの直流電圧、この場合
は高レベルの直流電圧が与えられる。これらゲー
ト回路１４，１５はいずれもイクスクルーシブノ
アゲートであるから、ゲート回路１４の出力側に
は、常時低レベルが与えられ、他方、ゲート回路
１５の出力側には常時高レベルが送出される。
尚、この例では、ゲート回路３，１４及び１５の
電源端子４並びに基準電源端子８は同一の電源に
接続されているものとする。

この基準電圧発生回路では、同期がはずれたこ
とを判定する基準電圧Vcを高レベル（約3.8V）
と、低レベル（約3V）と高レベルの中間（約
3.4V）との中間である3.6Vに設定する場合、抵
抗器１６と１７の値を３対１の比に選べばよい。
また、もつと高い電圧にしようとすれば、抵抗器
１６と１７の値の比率をもつと大きくすればよ
い。このように、基準電圧Vcはゲート回路１４
及び１５の出力電圧の高レベルと低レベルとを抵
抗１６及び１７により分割することによつて生成
されている。このため、高レベルと低レベルの間
の基準電圧Vcを容易に設定することができ、且
つ、微妙な設定も可能である。更に、ゲート回路
用ICを交換しても、抵抗１６及び１７の値を変
更する必要は全くない。以上述べたことから明ら
かなように、本考案は高レベルと低レベルとの間
の相対的なレベル差が小さく、且つ、各高レベル
及び低レベルの絶対的なレベルが相対的なレベル
差に比べて大きい場合に有効である。

ここで、ゲート回路用電源電圧が変動し、その
結果、ゲート回路３の出力電圧が変動した場合を
考えてみる。この場合、基準電源端子８に与えら
れる電源電圧が変化し、それに伴なつて、ゲート
回路１４及び１５の出力電圧も変動する。したが
つて、基準電圧Vcは電源電圧の変化に追従して
変動する。このように、演算増幅器７の２つの入
力はゲート回路の電源電圧に対して同様に変動す
るから、電源電圧の変動によつて、判定回路が誤
動作することはない。また、ゲート回路３，１４
及び１５は同一チツプ内のゲートであることか
ら、温度変動に対しても演算増幅器７の二入力は
追従変化する。従つて、この判定回路は温度変動
にも影響を受けにくいという利点がある。

実施例の説明にあたつて、ECLのイクスクル
ーシブノアゲートを用いて説明したが、他のレベ
ルで動作する他のゲート回路あるいは論理回路で
も同様である。従つて、本考案に係る基準電圧発
生回路はデジタルICの出力信号情報からアナロ
グ情報を作製し、基準電圧と比較して、判定回路
を構成する場合に非常に有効である。この場合、
判別回路の基準電圧は前記デジタルICと同一チ
ツプ内にある別回路の出力信号から作成する形と
なり、電源電圧及び温度の変動に対して安定性の
良い回路が実現できる。更に、本考案の基準電圧
発生回路は単に、デイジタルICの判別回路だけ
でなく、基準電圧を必要とする種々の回路あるい
はアナログICにも適用可能であることは言うま
でもない。

【図面の簡単な説明】

第１図は従来の基準電圧発生回路を含む判別回
路の一例、第２図は本考案の一実施例に係る基準
電圧発生回路の適用例を示す図である。 記号の説明、１，２……判定回路の入力端子、
３……排他的論理和回路、４……電源入力端子、
５……抵抗器、６……コンデンサ、７……演算増
幅器、８……基準電源電圧入力端子、９，１０…
…抵抗器、１１……正電源入力端子、１２……負
電源入力端子、１３……出力端子、１４……３と
同一チツプ内にある他の排他的論理和回路、１５
……３と同一チツプ内にある別の排他的論理和回
路、１６，１７……抵抗器、１９，２１……抵抗
器。

Claims (1)

【実用新案登録請求の範囲】
1. 第１及び第２の入力端子を有し、前記第１の入
   力端子に接続された第１の論理回路から入力され
   る信号を前記第２の入力端子に入力される基準電
   圧と比較する回路に用いられ前記基準電圧を生成
   する基準電圧発生回路において、第１の論理レベ
   ルを出力する第２の論理回路と、前記第１の論理
   レベルと異なる第２の論理レベルを出力する第３
   の論理回路と、前記第２及び第３の論理回路の出
   力側に接続され前記第１及び第２の論理レベル間
   のレベルを前記基準電圧として供給する手段を含
   み、前記第２及び第３の論理回路は、前記第１の
   論理回路に接続されている電源と同一の電源に接
   続され、かつ前記第２及び第３の論理回路は前記
   第１の論理回路と同一のチツプ内に形成されてい
   ることを特徴とする基準電圧発生回路。