JPS622845Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は平面走査型式のフアクシミリ装置に於
いて、自走走査型の原稿読取素子と原稿との間に
配置された光学系等に起因するシエーデイング歪
を補正する回路に関する。

一般に平面走査方式のフアクシミリ装置に於け
る原稿の読み取りは、例えば第１図に示す如く、
原稿１の表面を螢光灯等の光源３により照射し、
その反射光をレンズ２等によつてCCD等からな
る自走走査型の原稿読取素子４上に結像せしめ、
この走査素子４を電子的に走査することにより画
信号を得るようにしている。

斯る読取走査の場合、光源３による原稿１の表
面での反射照度が走査ライン方向で均一ならば、
レンズ２の所謂シエーデイング歪のために走査素
子４への入射光の光量は走査ラインの周辺部に対
応する部分が中央部に対応する部分に比べて低下
することになり、従つて、上記走査素子４から導
出される画信号の利得は第２図のように変化する
ことになる。なお、第２図で破線矢印は任意の１
走査ラインを表わしている。

従来、斯る光学系のシエーデイング歪を補正す
るには、第２図の如きシエーデイング特性に近似
した正弦波信号を電気的に作成し、この信号で画
信号増幅回路の利得を制御するようにしていた。

しかしながら、斯る方法による従来回路では、
補正用の前記正弦波信号は光源やレンズの当初の
特性に合うよう設計時に一義的に決められている
ため、長年の使用によつて上記光源の特性が劣化
した場合は補正を充分に行うことができないとい
う問題があり、また、シエーデイング歪の大きさ
は光源からの光量だけでなく原稿の反射特性によ
つても左右されるので、地色が種々異なる原稿が
使用されるような場合には、その各場合に常に忠
実な補正を行うことができないと云う欠点があつ
た。

そこで、本考案は斯る点に鑑み、光源等の経年
変化及び原稿の反射特性の如何に拘らず、常に略
忠実な補正を行うことのできるシエーデイング歪
補正回路を提案するものである。

以下、本考案の詳細を図面を参照して説明す
る。

第３図は本考案を実施したフアクシミリ装置の
要部概略構成を表わしたものである。同図に於い
て、４は自走走査型の原稿読取素子で例えば1024
ビツトの容量を有している。この素子は第５図の
スタートパルスSTが印加された後にクロツクパ
ルスφａによつて駆動され、上記パルスSTが再
度印加されるまでの間に１ライン分の読取動作を
１回完了し、順次この動作を繰り返すようになつ
ている。一方、この素子４によつて読取走査され
る原稿（図示せず）は前記パルスSTの奇数個目
毎に１ライン分相当の距離だけ副走査方向に移送
されるようになつている。このため、上記素子４
は原稿の同一ラインを２回続けて読取ることにな
り、その出力信号VDが画信号増幅回路５で増幅
された後にピークホールド回路６に入力される。

前記スタートパルスSTは1/2分周回路７にも導
入され、その出力SRと上記パルスSTの論理積を
アンドゲート８によつて取り、その出力として上
記パルスSTの奇数番目だけを取り出したパルス
RDが得られる。そして、このパルスが前記ピー
クホールド回路６のリセツトパルスとして印加さ
れる。このため、上記ホールド回路６の出力は第
２図のVPのようになり、これが後述する利得可
変増幅回路の制御信号として印加される。

前記スタートパルスSTはまたダウンカウンタ
９をプリセツトせしめるための信号として印加さ
れる。即ち、このカウンタ９は上記パルスSTが
印加された時に前記読取素子４のビツト数即ち
1024にプリセツトされる。そのプリセツトと同時
に、このカウンタ９はクロツクパルスφａのカウ
ントを開始し、それを1024個カウントした時点で
その出力COがローレベルとなる。

そして、このカウンタ出力COが上記クロツク
パルスφａを一入力とするアンドゲート１０の他
入力として印加され、このアンドゲートから出力
パルスφｂを得る。そして、このパルスが１／ｎ分周 回路１１に入力される。この分周回路は第２図に
示したようなシエーデイングカーブを例えば16本
の直線で近似した補正用信号を得る場合には1024
÷16＝64であるから1/16分周回路で構成され、そ
の出力パルスφｃが第４図に詳細を示すシエーデ
イング補正用信号作成回路１２に導入される。

第４図に於いて、前記分周回路１１から１走査
期間１Ｌに導出された16個のパルス（第６図φ
ｃ）は縦続接続された各４ビツトのシフトレジス
タＳ１〜Ｓ４の初段Ｓ１に入力される。

このシフトレジスタＳ１〜Ｓ４の各ビツト出力
は図示のように８個の二入力オアゲートＯ１〜Ｏ
８の各入力として印加される。このため、この各
オアゲートからはそれぞれ第６図のＱ１〜Ｑ８の
ように各２個を一対とするパルスが導出される。

このパルスＱ１〜Ｑ８の各１個分は１走査期間
１Ｌを16等分した場合の各小期間に対応してい
る。この各パルスは入力調整用の抵抗Ｒ１〜Ｒ８
（Ｒ１＞Ｒ２＞……＞Ｒ８）を通して演算増幅器
OP１に入力される。

前記演算増幅器OP１には帰還用の抵抗Ｒ９と
コンデンサＣが接続されており、上記各パルスＱ
１〜Ｑ８に対する増幅度はその抵抗Ｒ９と前述の
各抵抗Ｒ１〜Ｒ８の比でそれぞれ決まる。このた
め、これら各抵抗の値を前述の範囲で適当に設定
しておけば前記コンデンサＣの平滑作用と相俟つ
て上記増幅器OP１から第６図のSHの如きシエー
デイング歪補正用の信号が得られる。そして、こ
の信号SHが次の利得可変増幅回路１３に入力さ
れる。

前記利得可変増幅回路１３は入力調整用の抵抗
Ｒ１０と前述したピークホールド回路６の出力に
より可変インピーダンス素子として作用する
FET（ET）の並列接続回路を介して前記補正用
信号SHが入力される演算増幅器OP２を主要素と
して構成され、且つ、この増幅器の入出力端間に
は帰還抵抗Ｒ１１が接続されている。このため、
この演算増幅器OP２で反転された補正用信号
SH′（第５図参照）の大きさ（振幅）は前記ピー
クホールド回路６の出力（同図VP）に応じて可
変され、VPが大きい時ほどS′H′の振幅が大きく
なる。

前記利得可変増幅回路１３からの補正用信号
SH′は第３図の差動増幅回路１４の一入力として
導入され、且つ、この回路の他入力として前記画
信号増幅回路５からの画信号（第５図VD′）が導
入される。このため、この差動増幅回路１４から
はシエーデイング歪が補正された第５図のVD″の
如き画信号が得られる。その際、上記補正信号
SH′は光源の光量及び原稿の反射特性に左右され
る画信号VD′のピーク値に応じて可変されるか
ら、常に略忠実なシエーデイング補正が行なわれ
ることになる。このようにして上記差動増幅回路
１４で補正された画信号VD″が1/2分周回路７の
インバータ１５による反転出力を開閉信号とする
ゲート回路１６に導入され、各走査ラインの２回
目の走査に対応する画信号のみが順次抽出されて
行く訳である。

なお、これまでは補正用信号作成回路１２を第
４図のように構成することにより左右対称な補正
用信号を得るようにしているが、これは本考案で
対象としているようなシエーデイング歪はレンズ
等の特性上走査ラインの中央に対して前後対称に
現われるからである。シエーデイング歪がこのよ
うな対称性を呈しない場合は、一般に１Ｌ内にｎ
個のパルスを個々に発生させ、その各パルスを演
算増幅器OP１にそれぞれ導入すればよい。ま
た、補正精度を向上させるには分周回路１１の分
周比を小さくして上記パルス数ｎを大きくすれば
よい訳である。

本考案のシエーデイング歪補正回路は以上の如
く、原稿読取素子の駆動用クロツクパルスを利用
して作成したシエーデイング歪補正用の信号が上
記読取素子の画信号出力のピーク値に応じて可変
されるようになし、この信号を使用してシエーデ
イング歪補正を行うようにしているので、使用さ
れるレンズ等の実際のシエーデイング特性に略合
致し、しかも、光源の劣化或いは原稿の地色等に
左右されない忠実な補正を達成することができ、
フアクシミリ装置に最適である。

【図面の簡単な説明】

第１図は本考案が対象とする平面走査型フアク
シミリ装置の原稿読取機構を模型的に示し、第２
図はそのフアクシミリ装置のシエーデイング歪を
説明するための図である。第３図は本考案シエー
デイング歪補正回路の一実施例の概略構成を示す
ブロツク図、第４図はその要部の具体的構成を示
す回路図であり、第５図及び第６図はその各動作
説明用の波形図である。 ４：原稿読取素子、５：画信号増幅回路、６：
ピークホールド回路、７：1/2分周回路、９：ダ
ウンカウンタ、１１：１／ｎ分周回路、１２：補正用 信号作成回路、１３：利得可変増幅回路、１４：
差動増幅回路、１６：ゲート回路、Ｓ１〜Ｓ４：
シフトレジスタ、OP１，OP２：演算増幅器。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 自走走査型の原稿読取手段を使用する平面走
   査型のフアクシミリ装置に於いて、前記読取手
   段が原稿の同一走査ラインを各２回づつ読取る
   よう構成すると共に、該読取手段の駆動用クロ
   ツクパルスを得て原稿と前記読取手段の間に配
   置された光学系等に起因する走査ライン方向の
   シエーデイング特性を表わす補正用信号を作成
   する補正用信号作成手段と、前記読取手段によ
   る各走査ラインの２回目の走査終了時毎にリセ
   ツトされ該読取手段からの画信号出力のピーク
   値をホールドするピークホールド手段と、該ピ
   ークホールド手段からの出力に応じて前記補正
   用信号の増幅利得を制御する利得可変増幅手段
   と、該利得可変増幅手段からの出力と前記画信
   号出力を差動増幅する差動増幅手段と、該差動
   増幅手段からの出力から前記２回目の走査に対
   応する信号を抽出する抽出手段を設け、該抽出
   手段からシエーデイング歪が補正された画信号
   を得るようにしてなるフアクシミリ装置のシエ
   ーデイング歪補正回路。 (2) 前記補正用信号作成手段は前記クロツクパル
   スを分周して各走査期間を複数分割した場合の
   各小期間にそれぞれ対応するパルスを作成する
   回路と、該出力パルスによつて増幅度が順次変
   化され且つそのパルスを増幅する回路から構成
   される事を特徴とする実用新案登録請求の範囲
   第１項記載のシエーデイング歪補正回路。