JPS6230577B2

JPS6230577B2 -

Info

Publication number: JPS6230577B2
Application number: JP56126126A
Authority: JP
Inventors: Kazumi Komya; Minoru Kanzaki; Akitsugu Yamada; Kunihiko Inoe
Original assignee: Matsushita Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: Panasonic Holdings Corp; NTT Inc
Priority date: 1981-08-12
Filing date: 1981-08-12
Publication date: 1987-07-03
Also published as: JPS5827028A

Description

【発明の詳細な説明】本発明は、一次元に配列された複数のcds等の
光導電素子を有してなる光電変換装置に関する。

第１図はこの種の光電変換装置の原理的な構成
を示す。１はイメージセンサであり、１列に配列
されたＮ個の光導電素子A₁〜Ａ_Nを有してなる。
前記光導電素子A₁〜Ａ_Nには、それぞれ抵抗R₁〜
Ｒ_Nが直列に接続されており、各光導電素子A₁〜
Ａ_Nと抵抗R₁〜Ｒ_Nとの接続点は、それぞれスイ
ツチS₁〜Ｓ_Nを介して増幅器２の入力に接続され
ている。

そして、定電圧電源３から各光導電素子A₁〜
Ａ_Nおよび抵抗R₁〜Ｒ_Nに共通な一定電圧を印加
すると、光導電素子A₁〜Ａ_Nの抵抗値はそれらに
入射する光量によつて変化するので、各光導電素
子A₁〜Ａ_Nと抵抗R₁〜Ｒ_Nとの接続点の電圧は、
各光導電素子A₁〜Ａ_Nに入射する光量に応じた値
となる。

したがつて、スイツチS₁〜Ｓ_Nを順次選択的に
オンすれば、光導電素子A₁〜Ａ_Nに入射する光の
パターンに対応した時系列の電気信号を増幅器２
の出力から得ることができる。

しかし、実際のこの種の光電変換装置では、光
導電素子の総数Ｎが1000〜2000になるもので、前
記第１図の回路のように各光導電素子A₁〜Ａ_N毎
にトランジスタ等からなるスイツチS₁〜Ｓ_Nを設
けることは、実装上、不可能であるため、従来の
この種の光電変換装置では、第２図のような回路
構成がとられていた。

すなわち、第２図において、１はイメージセン
サであり、ｍ×ｍ個の光導電素子A₁〜Ａ_noと、
これらの光導電素子A₁〜Ａ_noにそれぞれ直列に
接続されたダイオードD₁〜Ｄ_noとを有してなる。
前記光導電素子A₁〜Ａ_noは、ｎ個の光導電素子
を１ブロツクとし、ｍ個のブロツクに分割されて
いる。

前記光導電素子A₁〜Ａ_noの一端は、ダイオー
ドD₁〜Ｄ_noを介して、それぞれ前記各ブロツク毎
に共通側端子l₁〜ｌ_nにまとめて接続されてい
る。また、前記光導電素子A₁〜Ａ_noの他端は、
前記ブロツクにおいて対応する位置にあるもの毎
にまとめられて、個別側出力端子P₁〜Ｐ_oに接続
されている。

前記共通側端子l₁〜ｌ_nは、それぞれスイツチ
Ｓ_a1〜Ｓ_anおよび抵抗Ｒを介して定電圧電源３の
＋極に接続されている。この定電圧電源３の一極
は接地されている。また、前記共通側端子l₁〜ｌ
_nと接地との間には、抵抗Ｒ_a1〜Ｒ_anが接続され
ている。前記別個側出力端子P₁〜Ｐ_oは、それぞ
れスイツチＳ_b1〜Ｓ_boを介して増幅器２の入力に
接続されるとともに、抵抗Ｒ_b1〜Ｒ_boを介して接
地されている。

この従来装置においては、第３図のタイミング
チヤートに示すように、スイツチＳ_a1〜Ｓ_anが順
次オンされることにより、定電圧電源３から各ブ
ロツク毎に光導電素子A₁〜Ａ_noに一定電圧が印
加される。そして、前記のようにスイツチＳ_a1〜
Ｓ_anがそれぞれオンされている期間毎に、スイツ
チＳ_b1〜Ｓ_boが順次オンされることにより、まず
第１番目のブロツクの光導電素子A₁〜Ａ_oの出力
電圧が個別側出力端子P₁およびスイツチＳ_b1を介
して順次増幅器２に入力され、次に第２番目のブ
ロツクの光導電素子Ａ_o+1〜Ａ_2oの出力電圧が個
別側出力端子P₂およびスイツチＳ_b2を介して順次
増幅器２に入力され、以下、残りのブロツクにつ
いても同様の動作が行われる。

この結果、各光導電素子A₁〜Ａ_noに入射する
光のパターンに対応する時系列の電気信号ｋ（以
下、光電変換信号という）を光電変換信号出力端
子４から得ることができる。

ところが、各光導電素子A₁〜Ａ_noの光導電特
性にはばらつきがあり、このばらつきを補正しな
いと、光電変換信号出力端子４から得られる光電
変換信号ｋの各ビツトの基準レベルにばらつきが
生じてしまう。

そこで、第２図の従来装置では、光導電素子ア
レイの製造工程上、光導電素子A₁〜Ａ_noのうち
でも互いに近い位置にある素子間のばらつきが、
互いに遠い位置にある素子間のばらつきよりは、
小さいことを利用して、各ブロツク毎に前記補正
を行つていた。すなわち、抵抗Ｒ_a1〜Ｒ_anの値を
調整し、電源３の電圧Ｅが抵抗ＲとＲ_a1〜Ｒ_anと
によつて分圧される比を変え、各ブロツクの光導
電素子の平均出力が同一になるようにすることに
より、前記補正を行つていた。

第３図において、k₁は、各光導電素子A₁〜Ａ_n
_ｏに一様な光量を入射させ、かつ低抗Ｒ_a1＝Ｒ_a2＝
……＝Ｒ_anとした場合の１ラインの前記光電変換
信号ｋを示す。また、k₂は抵抗Ｒ_a1〜Ｒ_anを調整
し、前記補正を行つた場合の１ラインの前記光導
変換信号ｋを示す。同図から分るように、k₁のば
らつきE₁より、k₂のばらつきE₂は小さくなる。

なお、ｖは前記の場合において、共通側端子l₁
〜ｌ_nに印加される電圧を示し、具体的にはk₁の
場合における各ブロツクの光導電素子の出力の平
均値の逆数に比例した電圧となつている。

しかし、このような従来装置では、各ブロツク
内における光導電素子の特性のばらつきに対して
は全く補正を行うことができないのみならず、前
記のように光導電素子の総数ｍ×ｎは2000にも達
するので、光導電素子のブロツク数ｍは50〜100
にもなり、これらのブロツクにそれぞれ接続され
る抵抗Ｒ_a1〜Ｒ_anの値を１つ１つ調整・設定する
には、多大な労力と作業時間を必要とし、量産は
事実上不可能であるという欠点があつた。

本発明は、前記従来の欠点を解消するべくなさ
れたもので、各光導電素子の光導電特性のばらつ
きに対する補正を極めて容易に行うことができる
光電変換装置を提供することを目的とする。

すなわち、本発明による光電変換装置は、一次
元に配列された複数の光導電素子と、前記各光導
電素子に対し設定された電圧を順次出力する電圧
発生回路と、この電圧発生回路から順次出力され
る前記電圧を、対応する前記光導電素子および該
光導電素子に直列に接続される抵抗に印加するス
イツチング回路と、このスイツチング回路による
前記電圧の印加によつて、前記各光導電素子と前
記抵抗との接続点に生じた電圧を時間的に合成す
る手段とを有してなるものである。

以下本発明を図面に基づいてさらに詳細に説明
する。

第４図は本発明の一実施例を示し、第５および
第６図はこの実施例におけるタイミングチヤート
を示す（第６図ロは同図イの一部を拡大した図で
ある）。第４図において１はイメージセンサであ
り、第２図の場合と同一の構成とされている。５
はマスタクロツクｃを発生するマスタクロツク発
生回路である。

６は多段の分周回路からなる走査アドレス発生
部であり、マスタクロツク発生回路５から入力す
るクロツクｃを分周した各段の出力をアドレス信
号ａおよびｂとして出力する。第５図は、アドレ
ス信号ａおよびｂを２進化波形とした例を示し、
アドレス信号ｂはアドレス信号ａをさらに分周し
たものとなつている。

７はROMからなるメモリ回路であり、後で詳
しく説明するように、光導電素子A₁〜Ａ_noの光
導電特性のばらつきを補正するためにあらかじめ
求められた各光導電素子A₁〜Ａ_noに対する補正
データｄを書き込まれており、アドレス信号ａ，
ｂをアドレス入力として、この補正データｄを読
み出される。

８はメモリ回路７から読み出される補正データ
ｄをＤ／Ａ変換するＤ／Ａ変換器、９は一極を接
地された定電圧電源である。１０は増幅器であ
り、その入力を切り換えスイツチ１１を介して
Ｄ／Ａ変換器８の出力ｅまたは定電圧電源９の＋
極に接続されるようになつている。

前記増幅器１０の出力は、それぞれトランジス
タF₁〜Ｆ_nを介してイメージセンサの共通側端子
l₁〜ｌ_nに接続されている。また、イメージセン
サ１の個別側出力端子P₁〜Ｐ_oはトランジスタG₁
〜Ｇ_oを介してそれぞれ共通の抵抗Ｒ_cの一端に接
続され、この抵抗Ｒ_cの他端は接地されている。
前記トランジスタG₁〜Ｇ_oと抵抗Ｒ_cとの接続点は
増幅器２の入力に接続され、この増幅器２の出力
は光電変換信号出力端子４に接続されている。

１２はアドレス信号ｂを入力とするｍビツトパ
ラレル出力デコーダであり、このデコーダ１２の
ｍビツトの出力f₁〜ｆ_nによりトランジスタS₁〜
Ｓ_oのオン・オフがそれぞれ制御される。

１３はアドレス信号ａを入力とするｎビツトパ
ラレル出力デコーダであり、このデコーダ１３の
ｎビツトの出力g₁〜ｇ_oによりトランジスタG₁〜
Ｇ_oのオン・オフがそれぞれ制御される。

次に、第５および第６図に示すタイミングチヤ
ートおよび電圧波形図に基づいて本実施例の動作
を説明する。

まず、切り換えスイツチ１１により増幅器１０
の入力に定電圧電源９を接続するとともに、各光
導電素子A₁〜Ａ_noに一様な光量を入射させる。

この状態において、デコーダ１２に走査アドレ
ス発生部６からアドレス信号ｂが順次入力される
と、同デコーダ１２の出力f₁〜ｆ_oは、順次１つ
ずつハイレベル（以下、“Ｈ”と略記する）とな
り、これに伴つてトランジスタF₁〜Ｆ_nが順次オ
ンされる。

また、この間、走査アドレス発生部６からアド
レス信号ａがデコーダ１３に入力されることによ
り、トランジスタF₁〜Ｆ_nがそれぞれオンされて
いる期間毎に、デコーダ１３の出力g₁〜ｇ_oが順
次１つずつ“Ｈ”となり、これに伴つてトランジ
スタG₁〜Ｇ_oが順次オンされる。

これにより、抵抗Ｒ_cを直列に接続された状態
で、各光導電素子A₁〜Ａ_noに増幅器１０の出力
電圧（一定電圧）がダイオードD₁〜Ｄ_noを介して
順次印加される。そして、前記増幅器１０の出力
電圧の印加により生じた光導電素子A₁〜Ａ_noの
出力電圧が増幅器２に順次入力されるので、光電
変換信号出力端子４から第６図イのk₁に示すよう
な各光導電素子A₁〜Ａ_noの光導電特性のばらつ
きに対応した時系列の光電変換信号が得られる。

本実施例では、各光導電素子A₁〜Ａ_noに対す
る前記光電変換信号k₁の電圧値の逆数に比例した
値を２進数に符号化し、これを補正データｄとし
てメモリ回路７の対応するアドレスに書き込む
（このメモリ回路７への書き込み作業は、本回路
とは別の回路治具等で行う。

そして、実際の光情報を光導電素子A₁〜Ａ_no
に読み取らせる場合には、切り換えスイツチ１１
を切り換えて、増幅器１０の入力にＤ／Ａ変換器
８の出力ｅを接続する。この状態において、走査
アドレス発生部６からアドレス信号ａおよびｂが
メモリ回路７に入力されると、同アドレス信号
ａ，ｂによつて指定されるアドレスの補正データ
ｄがメモリ回路７から順次読み出される。

この順次読み出された補正データｄがＤ／Ａ変
換器８によりＤ／Ａ変換され、同Ｄ／Ａ変換器８
の出力ｅが増幅器１０により増幅されるので、増
幅器１０からは、各光導電素子A₁〜Ａ_noに対す
る補正データｄに対応する値の電圧が順次出力さ
れる。

一方、この間、デコーダ１２，１３にもアドレ
ス信号ａ，ｂがそれぞれ入力されているので、ト
ランジスタF₁〜Ｆ_oおよびG₁〜Ｇ_oが前記同様のタ
イミングで順次オンされている。このため、前記
順次出力される増幅器１０の出力電圧が、対応す
る光導電素子A₁〜Ａ_noおよび抵抗Ｒ_Cに印加され
る。そして、このときの各光導電素子A₁〜Ａ_no
の出力が増幅器２で増幅されることにより、光導
電素子A₁〜Ａ_noに入射した一次元的な光のパタ
ーンに対応する時系列の光電変換信号ｋが光電変
換信号出力端子４に得られる。

ここで、光導電素子A₁〜Ａ_noの出力ｈは、増
幅器１０の出力電圧を光導電素子A₁〜Ａ_noの抵
抗と抵抗Ｒ_cとで分割した値となるが、この場合
には、各光導電素子A₁〜Ａ_noに対して印加され
る増幅器１０の出力電圧が共通でなく、当該光導
電素子A₁〜Ａ_noに対する前記補正データｄに対
応する値となつているため、前記光電変換信号ｋ
は各光導電素子A₁〜Ａ_no間の光導電特性のばら
つきを補正されたものとなつている。

第６図のk₂は、各光導電素子A₁〜Ａ_noに一様
な光量が入射されたときに、前記補正が行われた
場合の光電変換信号ｋを示し、各光導電素子A₁
〜Ａ_noの特性のばらつきを補正されることによ
り、１ラインに渡つて一様な値となつている。

このように本実施例によれば、光導電素子A₁
〜Ａ_noの１つ１つの特性のばらつきを完全に補正
することができるが、互いに近い位置にある光導
電素子間のばらつきは実用上無視できる程度であ
り、ブロツク間の光導電素子のばらつきが問題に
なるような場合には、各ブロツク毎に補正データ
ｄを設定することにより、各ブロツク毎に前記補
正を行うことも可能である。そして、その場合に
はメモリ回路７はアドレス信号ａ，ｂのうちの上
位の信号ｂのみを使用する小容量のメモリ回路と
することができる。

なお、各光導電素子A₁〜Ａ_noに印加する電圧
は一定とし、増幅器２の増幅率を各光導電素子
A₁〜Ａ_noの光導電特性のばらつきに応じて順次
変化させても、前記ばらつきに対する補正を行う
ことが可能であるが、この場合には微小信号を取
り扱うという不利が生じる。しかるに、本装置の
ように各光導電素子A₁〜Ａ_noのばらつきに対応
して各光導電素子A₁〜Ａ_noに印加する電圧を変
化させる場合には、そのような不利を生じない。

以上のように本発明による光電変換装置は、各
光導電素子に対して設定された電圧を順次出力す
る電圧発生回路と、前記電圧を対応する光導電素
子およびこれに直列に接続される抵抗に印加する
スイツチング回路とを有してなることにより、各
光導電素子の光導電特性のばらつきに対する補正
を従来のように面倒な多数の抵抗値の調整・設定
作業を必要とすることなく、極めて容易に行うこ
とができる等の優れた効果を得られるものであ
る。

【図面の簡単な説明】

第１図は一次元に配列された光導電素子を備え
た光導変換装置の原理的な構成を示す回路図、第
２図は従来の光変換装置を示す回路図、第３図は
前記従来装置のタイミングチヤート、第４図は本
発明による光電変換装置の一実施例を示す回路
図、第５図は前記実施例のタイミングチヤート、
第６図イは前記実施例における光電変換信号およ
びＤ／Ａ変換器の出力の電圧波形図、第６図ロは
前記第６図イの拡大図である。２……増幅器、４……光電変換信号出力端子、
６……走査アドレス発生部、７……メモリ回路、
８……Ｄ／Ａ変換器、１０……増幅器、１２……
ｍビツトパラレル出力デコーダ、１３……ｎビツ
トパラレル出力デコーダ、A₁〜Ａ_no……光導電
素子、F₁〜Ｆ_o，G₁〜Ｇ_o……トランジスタ、ｄ…
…補正データ、ｈ……光導電素子出力。

Claims

【特許請求の範囲】１一次元に配列された複数の光導電素子と、こ
の各光導電素子毎に設定された電圧を順次出力す
る電圧発生回路と、この電圧発生回路から順次出
力される前記電圧を対応する前記光導電素子およ
び該光導電素子に直列接続される抵抗に印加する
スイツチング回路と、このスイツチング回路によ
る前記電圧の印加によつて前記各導電素子と前記
抵抗との接続点に生じた電圧を時間的に合成する
手段とを有してなる光電変換装置。２電圧発生回路は、各光導電素子に対する補正
データを書き込まれるメモリ回路と、このメモリ
回路から順次読み出される前記データに基づい
て、前記各光導電素子に対する電圧を順次出力す
る電圧出力回路とを有してなる特許請求の範囲第
１項記載の光電変換装置。