JPS62285432A - 電気的接続材料のマイクロ形成方法 - Google Patents
電気的接続材料のマイクロ形成方法Info
- Publication number
- JPS62285432A JPS62285432A JP61128656A JP12865686A JPS62285432A JP S62285432 A JPS62285432 A JP S62285432A JP 61128656 A JP61128656 A JP 61128656A JP 12865686 A JP12865686 A JP 12865686A JP S62285432 A JPS62285432 A JP S62285432A
- Authority
- JP
- Japan
- Prior art keywords
- conductive adhesive
- electrodes
- fine
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、ＩＣチップに代表されるチップ状の電子部品
を基板、上の端子電極群と接続するために、電気的接続
材料を基板上の端子電極上のみに正確に形成する電気的
接読材料のマイクロ形成方法に関するものである。
を基板、上の端子電極群と接続するために、電気的接続
材料を基板上の端子電極上のみに正確に形成する電気的
接読材料のマイクロ形成方法に関するものである。
従来の技術
従来、電子部品の接’４ａ端子と基板上の回路パターン
端子との接続には半田付けがよく利用されていたが、近
年たとえばＩＣフラットパッケージ等の小型化と、接続
端子の増加により、接ｖｔ端子間、いわゆるピッチ間隔
が次第に狭くなり従来の半田付は技術で対処することが
次第に困難になってきた。また、最近では電卓、電子時
計あるいは液晶ディスプレイ等にあっては、裸のＩＣチ
ップをガラス基板上の電極に直付けして実装面積の効率
的使用を図ろうとする動きがあり、半田付けに代わる有
効かつ微細な電気的接続手段が強く望まれている。裸の
ＩＣチップをガラス基板の透明電極と電気的に接続する
方法としては、たとえば特公昭５１−１１４４３９号公
報に示されているように、粒径１粒子形状、配合量等を
適宜調節した種々の金属粉末を熱硬化性樹脂中に均一に
分散させて導電性接着剤を得、これをガラス電極上−面
に塗布したのち、ＩＣチップのバンブと、透明端子電極
とを一致させたのち圧接して導電性接着剤を硬化させる
ことにより、バンブ部分にのみ導電性を発現させて、電
気的接続する方法が提案されている。
端子との接続には半田付けがよく利用されていたが、近
年たとえばＩＣフラットパッケージ等の小型化と、接続
端子の増加により、接ｖｔ端子間、いわゆるピッチ間隔
が次第に狭くなり従来の半田付は技術で対処することが
次第に困難になってきた。また、最近では電卓、電子時
計あるいは液晶ディスプレイ等にあっては、裸のＩＣチ
ップをガラス基板上の電極に直付けして実装面積の効率
的使用を図ろうとする動きがあり、半田付けに代わる有
効かつ微細な電気的接続手段が強く望まれている。裸の
ＩＣチップをガラス基板の透明電極と電気的に接続する
方法としては、たとえば特公昭５１−１１４４３９号公
報に示されているように、粒径１粒子形状、配合量等を
適宜調節した種々の金属粉末を熱硬化性樹脂中に均一に
分散させて導電性接着剤を得、これをガラス電極上−面
に塗布したのち、ＩＣチップのバンブと、透明端子電極
とを一致させたのち圧接して導電性接着剤を硬化させる
ことにより、バンブ部分にのみ導電性を発現させて、電
気的接続する方法が提案されている。
発明が解決しようとする問題点
しかしながら斯かる方法においては、電極が微細になり
、また、電極密度が高くなればなる程、隣接する透明端
子電極間あるいはチップ上の電極同志の電流リークが生
じやすいものであった。この電流リークを避けるために
は、透明端子電極群上のみへ、従来技術のスクリーン印
刷法を用いて選択的に導電性接着剤を印刷する方法も考
えられるが、ＩＣチップの直付けを行なうために、透明
端子電極群が、ＩＣチップのパッド状に１００μｍ口、
２００μｍピンチで形成されている現状では、従来の印
刷技術ではとても不可能に近いと考えられる。
、また、電極密度が高くなればなる程、隣接する透明端
子電極間あるいはチップ上の電極同志の電流リークが生
じやすいものであった。この電流リークを避けるために
は、透明端子電極群上のみへ、従来技術のスクリーン印
刷法を用いて選択的に導電性接着剤を印刷する方法も考
えられるが、ＩＣチップの直付けを行なうために、透明
端子電極群が、ＩＣチップのパッド状に１００μｍ口、
２００μｍピンチで形成されている現状では、従来の印
刷技術ではとても不可能に近いと考えられる。
本発明は上記の問題点に鑑みてなされたものであり、そ
の目的とする所は微細かつ密に電子部品の電極パッドと
基板上の電極群とを信頼性良く直付けするために、基板
上の電極群、あるいは電子部品、たとえばＩＣチップの
電極パッド上のみに導電性接続材料を信頼性良く形成し
ようとすることにある。
の目的とする所は微細かつ密に電子部品の電極パッドと
基板上の電極群とを信頼性良く直付けするために、基板
上の電極群、あるいは電子部品、たとえばＩＣチップの
電極パッド上のみに導電性接続材料を信頼性良く形成し
ようとすることにある。
問題点を解決するための手段
本発明は上記の問題点を解決するため、キャリアフィル
ム上に塗工した導電性接着剤付フィルムの導電性接着剤
面に表面非活性なフォトポリマー層を形成したのち、微
細ピッチ、微細端子電極が形成されている基板の微細端
子電極群に対応するフォトポリマーのみを、フォトリソ
グラフィー技術により除去したのち、別に用意した前記
微細ピッチ、微細端子電極が形成されている基板の微細
端子電極群を含む一面を、導電性接着剤付フィルムのフ
ォトポリマー層が形成された面に合わせ、熱圧着する。
ム上に塗工した導電性接着剤付フィルムの導電性接着剤
面に表面非活性なフォトポリマー層を形成したのち、微
細ピッチ、微細端子電極が形成されている基板の微細端
子電極群に対応するフォトポリマーのみを、フォトリソ
グラフィー技術により除去したのち、別に用意した前記
微細ピッチ、微細端子電極が形成されている基板の微細
端子電極群を含む一面を、導電性接着剤付フィルムのフ
ォトポリマー層が形成された面に合わせ、熱圧着する。
しかる後に導電性接着剤付フィルムを＃Ｉ＃して微細端
子電極群上のみに導電接着剤を転写することを特徴とし
て電気的接続材料のマイクロ形成を実現しようとするも
のである。
子電極群上のみに導電接着剤を転写することを特徴とし
て電気的接続材料のマイクロ形成を実現しようとするも
のである。
作用
しかして本発明の上記した方法によれば、導電性接着剤
付フィルムの導電性接着剤面には微細端子電極群に対応
する部分以外は表面非活性なフォトポリマー層が形成さ
れているので、導電性接着剤付フィルムを微細ピンチ、
微細端子電極が形成されている基板に熱圧着しても微細
端子電極群以外には転写されない、またフォトポリマー
を用いることにより微細でかつ密な転写が可能となり、
転写された導電性接着剤がそれぞれ独立して存在するの
で隣接する電極間で電流リークのない接続が可能となる
。
付フィルムの導電性接着剤面には微細端子電極群に対応
する部分以外は表面非活性なフォトポリマー層が形成さ
れているので、導電性接着剤付フィルムを微細ピンチ、
微細端子電極が形成されている基板に熱圧着しても微細
端子電極群以外には転写されない、またフォトポリマー
を用いることにより微細でかつ密な転写が可能となり、
転写された導電性接着剤がそれぞれ独立して存在するの
で隣接する電極間で電流リークのない接続が可能となる
。
実施例
以下、本発明の一実施例の電気的接続材料のマイクロ形
成方法について図面に基づいて詳細に説明する。
成方法について図面に基づいて詳細に説明する。
第１図から第５図は本発明の第１の実施例を示す工程断
面図であり、第６図から第１１図は本発明の第２の実施
例を示す工程断面図である。また、第１２図、第１３図
は本発明の電気的接続材料のマイクロ形成方法を用いて
ＩＣチップを基板上に実装した時の断面図を示す。
面図であり、第６図から第１１図は本発明の第２の実施
例を示す工程断面図である。また、第１２図、第１３図
は本発明の電気的接続材料のマイクロ形成方法を用いて
ＩＣチップを基板上に実装した時の断面図を示す。
図においてｌはキャリアフィルム、２は熱再活性導電性
接着剤、３は表面非活性なフォトレジスト、４はガラス
基板、５は透明端子電極（ＩＴＯ電極） 、６は熱ロー
ル、７はシリコンウェハ、８はＩＣチップの電極パッド
、９はＩＣチップである。
接着剤、３は表面非活性なフォトレジスト、４はガラス
基板、５は透明端子電極（ＩＴＯ電極） 、６は熱ロー
ル、７はシリコンウェハ、８はＩＣチップの電極パッド
、９はＩＣチップである。
本発明の第１の実施例では、まず第１図に示すようなキ
ャリアフィルム１上に熱再活性導電性接着剤２を２０〜
３０μｍ厚形成した導電性接着剤付シート全面に、第２
図に示すような表面非活性のフォトレジスト３をコーテ
ィングする。この時に用いるフォトレジスト３は、たと
えばシリコーン樹脂系のように表面非活性であり、その
−例としてＫＪＲ−８０３Ｏ３（信越シリコーン株式会
社製）がある。しかしシリコーン樹脂系に限定する必要
はなく、表面非活性なフォトレジスト３であれば他の樹
脂系でも差し仕えない。
ャリアフィルム１上に熱再活性導電性接着剤２を２０〜
３０μｍ厚形成した導電性接着剤付シート全面に、第２
図に示すような表面非活性のフォトレジスト３をコーテ
ィングする。この時に用いるフォトレジスト３は、たと
えばシリコーン樹脂系のように表面非活性であり、その
−例としてＫＪＲ−８０３Ｏ３（信越シリコーン株式会
社製）がある。しかしシリコーン樹脂系に限定する必要
はなく、表面非活性なフォトレジスト３であれば他の樹
脂系でも差し仕えない。
次に第３図に示すように、フォトリソグラフィー技術を
用いて、フォトレジスト３を露光、現像することにより
、たとえば２００μｍピッチ、１００μｍ口のＴＴＯｔ
極群が形成されたガラス基板ｌのＩＴＯ電極５に対応す
るフォトレジスト３を除去する。その後、第４図に示し
たように、別に用意された前記ＩＴＯ電極５が形成され
たガラス基板１を、前記、フォトレジスト３面と対向さ
せ熱ロール６を用いて熱圧着する。その後、第５図に示
すようにキャリアフィルム１を剥すと、ＩＴＯ電極５上
のみに熱再活性導電性接着剤２がマイクロ転写される。
用いて、フォトレジスト３を露光、現像することにより
、たとえば２００μｍピッチ、１００μｍ口のＴＴＯｔ
極群が形成されたガラス基板ｌのＩＴＯ電極５に対応す
るフォトレジスト３を除去する。その後、第４図に示し
たように、別に用意された前記ＩＴＯ電極５が形成され
たガラス基板１を、前記、フォトレジスト３面と対向さ
せ熱ロール６を用いて熱圧着する。その後、第５図に示
すようにキャリアフィルム１を剥すと、ＩＴＯ電極５上
のみに熱再活性導電性接着剤２がマイクロ転写される。
また、第２の実施例では、基板の代わりのＩＣチップを
多数個含むシリコンウェハ７上に導電性接着剤をマイク
ロ転写する方法を示しており、その方法として、まず第
６図に示すようなキャリアフィルム１上に熱再活性導電
性接着剤２を２０〜３０μｍ厚形成した導電性接着剤付
シートの全面に、第７図に示すように、第１の実施例と
同様に、表面非活性なフォトレジスト３をコーティング
する。次に、第８図に示すようにフォトリソグラフィー
技術を用いて、フォトレジスト３を露光、現像すること
により１００μｍ口のＩＣチップの電極パッド８に対応
するフォトレジスト３を除去する。次いで第９図に示す
ように、ＩＣチップを多数個含むシリコンウェハ７を、
前記、フォトレジスト３面と対向させ熱ロール６を用い
て熱圧着する。その後、第１０図に示すようにキャリア
フィルムｌを剥すと、ＩＣチップの電極パッド８上のみ
に熱再活性導電性接着剤２がマイクロ転写される。
多数個含むシリコンウェハ７上に導電性接着剤をマイク
ロ転写する方法を示しており、その方法として、まず第
６図に示すようなキャリアフィルム１上に熱再活性導電
性接着剤２を２０〜３０μｍ厚形成した導電性接着剤付
シートの全面に、第７図に示すように、第１の実施例と
同様に、表面非活性なフォトレジスト３をコーティング
する。次に、第８図に示すようにフォトリソグラフィー
技術を用いて、フォトレジスト３を露光、現像すること
により１００μｍ口のＩＣチップの電極パッド８に対応
するフォトレジスト３を除去する。次いで第９図に示す
ように、ＩＣチップを多数個含むシリコンウェハ７を、
前記、フォトレジスト３面と対向させ熱ロール６を用い
て熱圧着する。その後、第１０図に示すようにキャリア
フィルムｌを剥すと、ＩＣチップの電極パッド８上のみ
に熱再活性導電性接着剤２がマイクロ転写される。
なお、第１の実施例で得たガラス基板４上の透明端子電
極５の上に形成された熱再活性導電性接着剤２とＩＣチ
ップ９の電極パッド８とを対向させ熱圧着すると、第１
２図に示すようなＩＣチップとガラス基板との接続がで
きる。
極５の上に形成された熱再活性導電性接着剤２とＩＣチ
ップ９の電極パッド８とを対向させ熱圧着すると、第１
２図に示すようなＩＣチップとガラス基板との接続がで
きる。
また、第２の実施例で得たＩＣチップの電極パッド８上
に熱再活性導電性接着剤２付きのシリコンウェハ７は第
１１図に示すように点線部を切断して個別のＩＣチップ
９とし、第１３図に示すようにガラス基板と接続するこ
とができる。
に熱再活性導電性接着剤２付きのシリコンウェハ７は第
１１図に示すように点線部を切断して個別のＩＣチップ
９とし、第１３図に示すようにガラス基板と接続するこ
とができる。
発明の効果
以上に説明したように、本発明の電気的接続材料のマイ
クロ形成方法によれば、基板上あるいは電子部品、たと
えばＩＣチップの電極部に導電性材料を転写により形成
できるので、従来、印刷では不可能だった、超微細で超
密に形成された端子電極群上に選択的に精度よく、電気
接続用の導電材料を形成することができ、ＩＣチップの
ガラス基板上の１を掻接続に限らず各種基板への各種電
子部品の電気的接続において、半田付は接続が困難な超
微細接続に効果を発揮するので、掻めて実用価債が高い
。
クロ形成方法によれば、基板上あるいは電子部品、たと
えばＩＣチップの電極部に導電性材料を転写により形成
できるので、従来、印刷では不可能だった、超微細で超
密に形成された端子電極群上に選択的に精度よく、電気
接続用の導電材料を形成することができ、ＩＣチップの
ガラス基板上の１を掻接続に限らず各種基板への各種電
子部品の電気的接続において、半田付は接続が困難な超
微細接続に効果を発揮するので、掻めて実用価債が高い
。
第１図、第２図、第３図、第４図、第５図は第１の実施
例を示す工程断面図、第６図、第７図。 第８図、第９図、第１０図、第１１図は第２の実施例を
示す工程断面図、また、第１２図、第１３図はそれぞれ
第１および第２の実施例に基づきＩＣチップを基板上へ
実装した時の断面図である。 １・・・・・・キャリアフィルム、２・・・・・・熱再
活性導電性接着剤、３・・・・・・表面非活性なフォト
レジスト、４・・・・・・ガラス基板、５・・・・・・
透明端子電極（ＩＴＯｔ極） 、６・・・・・・熱ロー
ル、７・・・・・・シリコンウェハ、８・・・・・・Ｉ
Ｃチップの１！掻パツド、９・・・・・・ＩＣチップ。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第 ２ ｆ”ｌ ３・
−＆Ｉ！Ｄ静オ＋生ｒＪ７．ｒｌＬ、ジλト第３図 第５図 第６図 第１０図
例を示す工程断面図、第６図、第７図。 第８図、第９図、第１０図、第１１図は第２の実施例を
示す工程断面図、また、第１２図、第１３図はそれぞれ
第１および第２の実施例に基づきＩＣチップを基板上へ
実装した時の断面図である。 １・・・・・・キャリアフィルム、２・・・・・・熱再
活性導電性接着剤、３・・・・・・表面非活性なフォト
レジスト、４・・・・・・ガラス基板、５・・・・・・
透明端子電極（ＩＴＯｔ極） 、６・・・・・・熱ロー
ル、７・・・・・・シリコンウェハ、８・・・・・・Ｉ
Ｃチップの１！掻パツド、９・・・・・・ＩＣチップ。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 第 ２ ｆ”ｌ ３・
−＆Ｉ！Ｄ静オ＋生ｒＪ７．ｒｌＬ、ジλト第３図 第５図 第６図 第１０図
Claims (1)
- キャリアフィルム上に塗工した導電性接着剤付フィル
ムの導電性接着剤面に表面非活性なフォトポリマー層を
形成する工程と、微細ピッチ、微細端子電極が形成され
ている基板の微細端子電極群に対応する前記フォトポリ
マーのみをフォトリソグラフィー技術により除去する工
程と、別に用意した、前記微細ピッチ、微細端子電極が
形成されている基板の微細端子電極群を含む一面を、前
記導電性接着剤付フィルムのフォトポリマー層が形成さ
れた面に合わせ、熱圧着する工程と、前記導電性接着剤
付フィルムを剥離して微細端子電極群上のみに導電性接
着剤を転写する工程とを含むことを特徴とする電気的接
続材料のマイクロ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61128656A JPS62285432A (ja) | 1986-06-03 | 1986-06-03 | 電気的接続材料のマイクロ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61128656A JPS62285432A (ja) | 1986-06-03 | 1986-06-03 | 電気的接続材料のマイクロ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62285432A true JPS62285432A (ja) | 1987-12-11 |
Family
ID=14990201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61128656A Pending JPS62285432A (ja) | 1986-06-03 | 1986-06-03 | 電気的接続材料のマイクロ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62285432A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276224A (ja) * | 1988-09-10 | 1990-03-15 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| US5286335A (en) * | 1992-04-08 | 1994-02-15 | Georgia Tech Research Corporation | Processes for lift-off and deposition of thin film materials |
| US5401983A (en) * | 1992-04-08 | 1995-03-28 | Georgia Tech Research Corporation | Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices |
| US5465009A (en) * | 1992-04-08 | 1995-11-07 | Georgia Tech Research Corporation | Processes and apparatus for lift-off and bonding of materials and devices |
| JP2007305160A (ja) * | 2007-08-10 | 2007-11-22 | Dainippon Printing Co Ltd | 非接触型ｉｃカード、非接触型ｉｃカード用基体 |
-
1986
- 1986-06-03 JP JP61128656A patent/JPS62285432A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276224A (ja) * | 1988-09-10 | 1990-03-15 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| US5286335A (en) * | 1992-04-08 | 1994-02-15 | Georgia Tech Research Corporation | Processes for lift-off and deposition of thin film materials |
| US5401983A (en) * | 1992-04-08 | 1995-03-28 | Georgia Tech Research Corporation | Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices |
| US5465009A (en) * | 1992-04-08 | 1995-11-07 | Georgia Tech Research Corporation | Processes and apparatus for lift-off and bonding of materials and devices |
| JP2007305160A (ja) * | 2007-08-10 | 2007-11-22 | Dainippon Printing Co Ltd | 非接触型ｉｃカード、非接触型ｉｃカード用基体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2934202B2 (ja) | 配線基板における導電バンプの形成方法 | |
| KR0183635B1 (ko) | 피이크형 유전성 댐을 갖는 장치 및 그 제조방법 | |
| JPS592179B2 (ja) | 電気的部材の製造方法 | |
| TW531818B (en) | Resin encapsulated BGA-type semiconductor device | |
| JPH0338084A (ja) | 回路基板の接続方法 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| JPH06232205A (ja) | 半導体装置の実装方法と半導体装置 | |
| JPS62285433A (ja) | 電気的接続材料のマイクロ形成方法 | |
| JP3813766B2 (ja) | プリント配線基板の接続構造 | |
| JPS6292492A (ja) | 電気的接続材料のマイクロ形成方法 | |
| JPS6297340A (ja) | Ｉｃチツプの電気的接続方法 | |
| JPH04253348A (ja) | Ｌｓｉチップの接続方法 | |
| JPS61243671A (ja) | 電気的接続媒体の形成方法 | |
| JPH11297751A (ja) | 半導体装置 | |
| JPS63299242A (ja) | 半導体装置の接続方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JP3235520B2 (ja) | 半導体装置の製造方法 | |
| JPH02267941A (ja) | 突起電極の形成方法 | |
| JPS6255883A (ja) | 電気的接続方法 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JPH07211721A (ja) | 電子部品およびその製造方法、並びに電子部品載置テーブル | |
| JP2965708B2 (ja) | 接続端子の製造方法 | |
| US7413670B2 (en) | Method for forming wiring on a substrate |