JPS622870A - 半導体スイツチ素子入力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、鉄道における列車制御やプレス制御等に使用
される半導体スイッチ素子入力制御回路に関し、同時に
オンとなるべきでない複数個の半導体スイッチ素ｔを制
御する場合に、半導体スイッチ素子の端子間の電圧を電
圧センサによって検出し、この電圧センサの出力がある
ときに。

アンドゲートを介して、当該電圧センサの属さない他の
半導体スイッチ素子にオン信号を供給することにより、
複数個の半導体スイッチ素子による障害を防止できるよ
うにしたものである。

従来の技術 例えばプレス制御において、モータを正逆運転する場合
、従来は第５図に示すように、正転用制御リレーＩＮＦ
と直列に、逆転用制御リレーＩＭＲの落下接点ＩＭＲ＋
　（リレーＩＭＲが非励磁状態で閉成される接点）を接
続する一方、逆転用制御リレーＩＭＲと直列に正転用制
御リレーＩＮＦの落下接点ＩＭＲＩを接続してリレー制
御回路を構成するのが汁通である。そして、第６図に示
すように、正転用制御リレー■肚が励磁されたときには
、その動作接点ＩＮＦＩ〜ｌＮＦ４を通して、また、逆
転用ｆｌｉｔ御リレーＩＭＲが励磁されたときにその動
作接点ＩＭＲ＋〜［ＭＲ４を通して、メインのモータＭ
を正逆運転するようになっている。

発明が解決しようとする問題点 しかしながら、ヒ述の従来のリレー制御回路は有接点方
式であるため、有接点方式の諸問題点。

例えば回路構成の大型化、接点の劣化、寿命による保守
点検の必要性等の問題点を回避することができない。

有接点の制御リレーに変えて、電子回路素子によって無
接点方式のｒ・導体スイッチ素子入力制御回路、例えば
フリップ、フロップ回路等を構成することも考えられる
が、短絡故障時にインタロックがとれなくなること、す
なわち通常の回路構成では回路故障時入力端が短絡され
てフェイルセーフ性が確保できないこと等の問題点があ
り、簡単には置換できない。

問題点を解決するための手段 し述する従来の問題点を解決するため、本発明は、複数
個の半導体スイッチ素子を同時オンとならないように制
御する回路において、前記半導体スイッチ素ｆ−の端子
間に接続された電圧センサと、この電圧センサの出力が
あるときに当該電圧センサの属さない他の半導体スイッ
チ素子にオン信号を供給するアンドゲートとを備えるこ
とを特徴とする。

作用 本発明によれば、同時にオンとなるべきでない複数個の
半導体スイッチ素子の端子間に接続された電圧センサに
より、半導体スイッチ素子の短絡の有無を検知し、この
電圧センサの出力があるときに、アンドゲートを通して
他の半導体スイッチ素子を駆動し、複数の半導体スイッ
チ素子が同時にオンとなるのを確実に阻１ヒし得る半導
体スイッチ素子入力制御回路を構成できる。

電圧センサ及びアンドゲートは故障時出力が零となるよ
うに構成する。こうすることにより、電圧センサ及びア
ンドゲートの回路故障時に、半導体スイッチ素子が同時
オンとなるのを防止し、フェイルセーフ性が確保できる
。

実′雄側 第１図は本発明に係る半導体スイッチ素子入力制御回路
のブロック図である０図において、Ｓｌ及びＳ２は半導
体スイッチ素子、　ＲＬ＋及びＲＬ２は例えばモータ等
の負荷、ＰＴ＋及びＰＴ２は電圧センサ、Ｇ１及びＧ７
はアンドゲートである。

負荷ＲＬ＋及びＲＬ、は、一方が励磁されているとき、
他方が励磁されることがないように、インタロックされ
る。このインタロック動作を確保するためには１前記半
導体スイッチよ子ｌ及び２は同時オンとなることが許さ
れない。

半導体スイッチ素子Ｓｔ　、５２は、一般には。

２つの主電極と制御′ｉｒｊ、極を有する二端子もしく
は四端ｆ半導体スイッチ素子であり１例えば単方向性ま
たは双方向性サイリスク、あるいはゲートに光結合素子
を含む光結合サイリスタによって構成される。

電圧センサＰ丁＋　は半導体スイッチ素子ｌの端子間、
即ち１電極Ａと１電極にとの間に接続されている。電圧
センサＰＴ２　も同様に半導体スイッチ素子Ｓ２の主電
極Ａと主゛−π極にとの間に接続されている。半導体ス
ーｆ−／チ素子Ｓｌ　、５２の端子間電圧は、゛ｒ゛導
体スイッチ素子Ｓｔ　、ｓ２がオンである場合には略零
に等しい低レベルであるが、オフになると駆動電源電圧
Ｖ、ｓに略等しい高レベルになる、電圧センサＰＴ＋　
、　ＰＴ／はこの端子間電圧の変化より、半導体スイッ
チ素Ｆｓ＋　、　Ｓ２のオン、オフを検出するものであ
る。

この場合、電圧センサｐｉｔ　、　ＰＴ２は半導体スイ
ッチ素子Ｓｌ　、　Ｓ２がオフであるときに高レベルの
出力を生じ、オンであるときには略零の低レベル出力と
なるように構成すると共に、自己の回路故障時出力が略
零の低レベルとなるように構成する。このような電圧セ
ンサＰＴＩ　、　ＰＴ２　は１例えば駆動電源電圧ｖＳ
が交流の場合フォトカプラまたは圧電トランス等によっ
て、また直流の場合は端子間Ａ−に間を電源とする発振
器を構成することによって実現でき、本出願人も特願昭
５９−０７９２８８号、特願昭５９−０８３５２９号で
公表している。

次に、アントゲ−）Ｇ＋　は、電圧センサ２丁２から与
えられる高レベルの電圧検出信号Ｖｄｚと、負荷３を駆
動するための駆動信号Ｖ＋　とを入力条件とし、その論
理積出力を半導体スイッチ”Ｉｆｉ　Ｔ−３＋の制御電
極Ｇに供給するようになっている。アンドゲートＧ２で
も、これと同様に、電圧センサＰＴ＋から′Ｆえられる
高レベルの電圧検出信号Ｖｈｌと、負荷ＲＬ２　を駆動
するための駆動信号ｖ２とを入力条件とし、その論理積
出力を半導体スイッチ素子Ｓ２に供給するようになって
いる。

Ｌ記の回路構成において、まず、負荷３を駆動するにち
り、半導体スイッチ素子Ｓ１をオンさせる場合、半導体
スイッチ素子Ｓ２がオフになっているか否かが、電圧セ
ンサＰＴ２によって検出される。′重圧センサＰＴ２の
出力信号が高レベルｖｈ２である場合には、半導体スイ
ッチ素子Ｓ２がオフの状態にあり、アントゲ−）Ｇ＋　
はこの高レベルＶｈ２と駆動信号ｖ１の入力により、ア
ンドゲートＧ１の人力条件が整い、その論理積出力によ
って゛ｒ導体スイッチ素子Ｓｌがオンとなる。

゛ｉ導体スイッチ素子Ｓ１がオンになると、その端子間
、電圧が略零の低レベルになり、電圧センサＰＴ、の出
力も略零の低レベルになる。この電圧センサＰＴ＋　の
低レベルの出力信号は、アンドゲートＧ２に入力される
。従って４アンドゲートＧｚは、仮に駆動信号Ｖ２が入
力されても入力条件が整うことがないので閉じたままで
あり、半導体スイッチ素子Ｓ２にオン信号が入力される
ことがない。つまり、半導体スイッチ素子５１−５２及
び負荷ＲＬ＋　−ＲＬ２間にインタロックがかかる。

また、半導体スイッチ素子Ｓ２が故障またはその異常に
より短絡状態にある場合は、電圧センサＰＴ２の出力が
低レベルになるから、負荷ＲＬ＋　を駆動するに当って
、アントゲ−）Ｇ＋　に駆動信号Ｖｔ　を入力した場合
でも、アントゲ−）Ｇ＋の入力条件が整わないので、半
導体スイッチ素子Ｓ１がオンとなることがない、従っぞ
、半導体スイッチ素子Ｓ２の短絡故障等を生じた場合で
も、半導体スイッチ素子Ｓｌ　、Ｓ２の同時励磁による
障害を防止することができる。

負荷ＲＬ２　を駆動する場合にも、上述と同様の回路作
用により半導体スイッチ素子Ｓ２がオンとなり、負荷Ｒ
Ｌ２が駆動されると同時に、半導体スイッチ素子３１−
３７及び負荷ＲＬ＋−ＲＬ２間にインタロックがかかり
、また、半導体スイッチ素子Ｓ１の短絡故障時の障害防
上がなされる。

Ｌ述したアントゲ−）Ｇ１　、Ｇ２は、自己の回路故障
時に論理積出力が零になるフェイルセーフルな回路構成
とする。アンドゲートＧ＋　、Ｇ２のフェイルセーフ化
は、例えば本出願人が提案した実願昭５５−７９１０７
２号のウィンドウコンパレータによって実現できる。第
２図はその具体例を示している。この第２図ではアンド
ゲートＧ＋　の場合を例にとって説明しであるが、アン
ドゲートＧ２　も同様の回路構成となる。第２図では、
トランジスタＧＩＩ、Ｇｌ’、Ｇ１３によって２人力の
論理積演算発振器を構成し、駆動信号ｖ１　と電圧セン
サＰＴ？からの電圧検出信号■ｈ２との同時入力により
、トランジスタＧＢ、Ｇ１３の遅延特性により帰還抵抗
０口を通じて発振を起すもので、この発振出力を整流回
路ＧＩ５で整流し、整流出力を、ダイオードＧｌ＆を含
む帰還ループｆを介して電圧検出信号入力端子側へ帰還
することにより、自己保持を行なうようになっている。

前記整流回路ＧＩ５も、例えば「トランジスタ技術、１
９８５年２月号、Ｐ４３２Ｊによって公知のものによっ
て、フェイルセーフＫｉ成できる０例えば第３図に示す
ように、入力端子Ｇ１５ａ−出力端子ＧＩ５ｂ間にコン
デンサＧ１５ｃ及びダイオードＧｌａｄを直列に挿入す
ると共に、コンデンサＧ１５ｃ及びダイオードＧ＋５ｄ
の接続点、及び、ダイオードＧ＋ｓｄと共通線Ｇ＋ｓｅ
との間に、ダイオードＧ１５ｆ及びコンデンサＧＩＳｇ
をそれぞれ接続した回路構成とすることにより、フェイ
ルセーフ性を確保できる。

なお、電圧センサＰＴＩ及びＰＴ２は、前述したように
、フォトカプラまたは圧電トランス等を用いることによ
ってフェイルセーフ化できる。

第４図は本発明に係る半導体スイッチ素子入力制御回路
を三相モータＭの正逆運転に応用した例を示している。

半導体スイッチ素子Ｓ３〜Ｓ６は交流スカのゲートをも
つ双方向性サイリスタあるいは直流入力で駆動できる複
合素子（例えばサイゞ　　　　　リスクとフォトカプラ
で構成される商品名ソリッド、ステート、リレー）によ
って構成されている。

１［転運転の場合には、゛ｒ：導体スイッチ素子Ｓ３に
よって■相をオンし、゛ト導体スイッチ素ｆｓｂによっ
てＵ相をオンさせる。逆転運転の場合には、半４体スイ
ッチ素子Ｓ４　、Ｓ５によってＶ相とＵ相との間の相切
換えを行なう、従って、半導体スイッチ素−ｆ　Ｓ　３
　　とスイッチＳ４．半導体スイッチＪＦＳ５　とＳ６
が同時オンとなるべさでないスイッチである。

甲；導体スイッチ素子Ｓ３と半導体スイッチＪｆＳ４が
同時オンとなるのを防止するため、半導体スイッチ妻子
Ｓ＝　、Ｓｓの端子間に電圧センサＰ’ｈ　、　ＰＴ４
をそれぞれ接続すると共に、電圧センサＰＴ３の出力を
アンドゲートＧ４の入力端子に供給し、電圧センサＰＴ
ａの出力をアンドゲートＧ３の入力端子に供給するよう
になっている。アンドゲートＧ、のもラ一つの入力端ｒ
には、Ｕ相対応の駆動信号Ｉｕを供給するようになって
おり、アンドゲートＧ４のもう一つの入力端子にはＶ相
対応の駆動信号１ｖを供給するようになっている。

また、半導体スイッチ素子Ｓ５と半導体スイッチ素子Ｓ
６が同時オンとなるのを防止するため、半導体スイッチ
素子ＳＳ　、Ｓ６の端子間に電圧センサＰＴ５　、　Ｐ
Ｔｂをそれぞれ接続すると共に、電圧センサＰＴｓの出
力をアントゲ−）Ｇ６の入力端子に供給し、電圧センサ
ＰＴ６の出力をアンドゲートＧ５の入力端子に供給する
ようになっている。

アンドゲートＧ５のもう−・つの入力端子には、Ｖ相対
応の駆動信号Ｉｖを供給するようになっており、またア
ンドゲートＧ６のもう一つの入力端子にはＵ相対応の駆
動信号Ｉｕを供給するようになっている。

モータＭを正転運転するにちり、半導体スイッチ素子Ｓ
３．５６をオンさせる場合、゛ト導体スイッチ素子Ｓ４
　、Ｓ！ｌがオフになっているか否かが、電圧センサＰ
Ｔａ　、ＰＴｂによって検出される。

電圧センサＰＴａ　、　ＰＴｂの出力信号が高レベルＶ
ｈ２である場合には、半導体スイッチ素子Ｓ４　、　Ｓ
ｓがオフの状態にあり、アンドゲートＧａ　、Ｇ６はこ
の高レベルと駆動信号Ｉｕ、Ｉｖの人力により、アント
ゲ−１・Ｇ３　、Ｇ６の人力条件が整い。

その論理積出力によって半導体スイッチ素子Ｓ３　、Ｓ
６がオンとなる。

を導体スイッチ素子Ｓ３　、Ｓ６がオンになると、その
端ｆ−間主電圧略零の低レベルになり、電圧センサＰ’
ｈ　、　ＰＴｂの出力も略零の低レベルになる。この゛
重圧センサρＴ３　、　ＰＴｂの低レベルの出力信号は
、アントゲ−）Ｇ４　、Ｇ５に入力される。

従って、アンドゲートＧ４　、Ｇｓは、仮に駆動信号Ｉ
ｕ、Ｉｖが人力されても入力条件が整うことがないので
閉じたままであり、半導体スイッチ素子Ｓｎ　、３５に
オン信号が入力されることがない。つまり１．半導体ス
イッチ素子Ｓ３−５４、Ｓ５−５６間にインタロ７りが
かかる。

また、半導体スイッチ素子Ｓｓ　、Ｓ５が故障またはそ
の異常により短絡状態にある場合は、電圧センサＰＴ３
　、　ＰＴｂの出力が低レベルになるから。

アントゲ−）Ｇ３　、Ｇ６に駆動信号Ｉｕ、Ｉｖを入力
しても入力条件が整わないので、半導体スイッチ素子Ｓ
３　、Ｓｂがオンとなることがない。

従って、半導体スイッチ素ｌ−５４，ｓ５に短絡故障を
生じた場合でも、半導体スイッチ素子Ｓ３−５４間、５
ｓ−５６間の同時短絡による障害を防ローすることがで
きる。

モータＭを逆運転する場合にも、上述と同様の回路作用
によりＵ相の半導体スイッチ素子Ｓ４及びＶ相の半導体
スイッチ素子Ｓ５がオンとなり、モータＭが逆回転する
と同時に、半導体スイッチ素子Ｓ３−３４．５５＝Ｓｂ
間にインタロフ・りがかかり、また、半導体スイッチ素
子Ｓ３　、Ｓｂの短絡故障時の障害防止がなされる。

更にこの実施例では、アントゲ−）Ｇ３−Ｇ６の入力を
、オア回路ＯＲ３〜ＯＲ６に並列的に分岐し、オア回路
ＯＲ３〜ＯＲｂの各論理和出力をアンドゲートＧＡに入
力しである。このような回路構成であると、半導体スイ
ッチ素子３３〜Ｓ６の一つでも短絡故障を生じた場合、
駆動信号Ｉｕ、Ｉｖがなくなることを条件にして、アン
トゲ−）ＧＡの論理積出力がなくなるので、短絡故障を
検出することができる。

また、例えば゛ト導体スイー２チ素ｆｓｂがオフしてか
ら、次に゛ｒ導体スイッチ素ｆ　Ｓ　５がオンしたとす
ると、半導体スイッチ素子Ｓ６オフのときの電圧センサ
ＰＴ６の出力より、半導体スイッチ素子Ｓ５がオン、次
の電圧センサＰＴ６の出力が低下する場合、−・時的に
高レベルで発生した電圧検出信号−を、第２図のアンド
ゲートのように帰還ループｆで自己保持すればよい、ア
ンドゲートの入力が瞬間的でない場合、帰還ループｆを
含まない状態の第２図のフェイルセーフなアンドゲート
であればよいことは言うまでもない、また半導体ス・イ
ッチ素子Ｓ３〜Ｓ６が交流入力を必要とする場合、第２
図の発振出力を直接整流しないで、例えばトランス結合
で半導体スイー、チ素子Ｓ３〜Ｓ６のゲートに入力すれ
ばよい。

発Ｉｌｌの効果 以上述べたように、同時にオンとなるべきでない複数個
の半導体スイッチ素子の端子間に接続された電圧センサ
により、゛ト導体スイッチ素子の短絡の有無を検知し、
この電圧センサの出力があるときに、アンドゲートを通
して他の半導体スイッチ素子を駆動し、複数の半導体ス
イッチ素子が同時にオンとなるのを確実に阻止しするこ
とができ、有接点リレーの場合と異なって１回路構成が
小型で、接点の劣化、゛それによる寿命の短縮。

リレー保守点検及び交換作業等の不要な高信頼性の半導
体スイッチ素子入力制御回路を構成できる。

また、実施例に説明したように、電圧センサ及びアンド
ゲートを、故障時出力が零となるように構成することに
より、電圧センサ及びアンドゲートの回路故障時のフェ
イルセーフ性が確保できる。

【図面の簡単な説明】

第１図は本発明に係る半導体スイッチ素子人力制御回路
のブロック図、第２図は本発明に係るスイッチ制御回路
を構成するアンドゲートの゛１ＴＬ気回路図、第３図は
第２図のアンドゲートを構成する整流回路の電気回路図
、第４図は本発明に係る半導体スイッチ素ｆ−人力制御
回路を三相モータＭの１逆運転に応用した回路例、第５
図及び第６図は従来の三相モータＭの正逆圧転における
リレー制御回路を示す図である。 Ｓ１〜Ｓ６　・・パト導体スイコ・チ素子ＰＴ＋　〜Ｐ
Ｔ６　　・・ｅ電圧センサ６１〜Ｇ６　・・・アンドゲ
ート “二一二Ｊ 第１図 第２図 第３図

Claims (4)

【特許請求の範囲】
1. （１）同時にオンとなるべきでない複数個の半導体スイ
   ッチ素子を制御する回路において、前記半導体スイッチ
   素子の端子間に接続された電圧センサと、この電圧セン
   サの出力があるときに当該電圧センサの属さない他の半
   導体スイッチ素子にオン信号を供給するアンドゲートと
   を備えることを特徴とする半導体スイッチ素子入力制御
   回路。
2. （２）前記電圧センサ及び前記アンドゲートは、故障時
   出力が零となることを特徴とする特許請求の範囲第１項
   に記載の半導体スイッチ素子入力制御回路。
3. （３）前記電圧センサは、フォトカプラでなることを特
   徴とする特許請求の範囲第１項または第２項に記載の半
   導体スイッチ素子入力制御回路。
4. （４）前記電圧センサの一つの出力と、該電圧センサの
   属する半導体スイッチ素子の入力信号との論理和をとる
   複数のオア回路と、この複数のオア回路の出力の論理積
   をとるアンドゲートとを備えることを特徴とする特許請
   求の範囲第１項、第２項または第３項に記載の半導体ス
   イッチ素子入力制御回路。