JPS622890Y2 - - Google Patents
Info
- Publication number
- JPS622890Y2 JPS622890Y2 JP6326684U JP6326684U JPS622890Y2 JP S622890 Y2 JPS622890 Y2 JP S622890Y2 JP 6326684 U JP6326684 U JP 6326684U JP 6326684 U JP6326684 U JP 6326684U JP S622890 Y2 JPS622890 Y2 JP S622890Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- outputs
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 21
- 230000005611 electricity Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 16
- 230000001629 suppression Effects 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000013016 damping Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measuring Phase Differences (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
この考案は複数の交流入力電気量の位相関係を
判定する位相弁別装置に関す。
判定する位相弁別装置に関す。
電力系統の地絡事故の方向を検出する地絡方向
継電器では系統の零相電圧と零相電流を位相弁別
回路への入力電気量とし、これらの位相関係如何
により地絡方向を判別する方式が使用されてい
る。
継電器では系統の零相電圧と零相電流を位相弁別
回路への入力電気量とし、これらの位相関係如何
により地絡方向を判別する方式が使用されてい
る。
第1図イはこのような用途に供される位相弁別
回路の従来のもののブロツク図例である。
回路の従来のもののブロツク図例である。
第1図イにおいて、11,21は交流電気量
V1,V2を矩形波に変換する矩形波整形回路、
N1,N2はNOR回路、A1はAND回路、O1はOR回
路、T1は動作時間がT1で復帰時間が零のタイマ
回路、T2は動作時間がT2で復帰時間が零のタイ
マ回路、V11,V21,VN1,VA1,VO1,VT1,V0
は各部の電圧波形を示す。第1図ロは、第1図イ
のブロツク図の矩形波整形回路11,21の構成
図例でVは入力交流電気量、R1,R2,R3は抵抗
器、D1はトランジスタ保護用ダイオード、Trは
トランジスタ、Pは入力端子、Sは出力端子、
BP,BOは各々正電源母線、零電源母線である。
この矩形波整形回路は、図よりも明らかなよう
に、入力Vが正極性の時トランジスタTrがOFF
となり、論理出力“1”をまた入力Vが負極性又
は零の時ONとなり、論理出力“0”を出力する
ものである。入力V1,V2がともに正極性のとき
はAND回路A1が出力し、入力V1,V2がともに負
極性であるとき、一方が負極性で他方が零である
ときまたは両方が零であるときにはNOR回路N1
が出力する。
V1,V2を矩形波に変換する矩形波整形回路、
N1,N2はNOR回路、A1はAND回路、O1はOR回
路、T1は動作時間がT1で復帰時間が零のタイマ
回路、T2は動作時間がT2で復帰時間が零のタイ
マ回路、V11,V21,VN1,VA1,VO1,VT1,V0
は各部の電圧波形を示す。第1図ロは、第1図イ
のブロツク図の矩形波整形回路11,21の構成
図例でVは入力交流電気量、R1,R2,R3は抵抗
器、D1はトランジスタ保護用ダイオード、Trは
トランジスタ、Pは入力端子、Sは出力端子、
BP,BOは各々正電源母線、零電源母線である。
この矩形波整形回路は、図よりも明らかなよう
に、入力Vが正極性の時トランジスタTrがOFF
となり、論理出力“1”をまた入力Vが負極性又
は零の時ONとなり、論理出力“0”を出力する
ものである。入力V1,V2がともに正極性のとき
はAND回路A1が出力し、入力V1,V2がともに負
極性であるとき、一方が負極性で他方が零である
ときまたは両方が零であるときにはNOR回路N1
が出力する。
第1図イに示される位相弁別回路は、入力
V1,V2の位相差が±90゜以内のときは不動作、±
90゜以上のときは動作出力を出力するものであ
り、この目的に沿つてタイマ回路T1の動作時間
T1は電気角で90゜(1/4サイクル)に設定されて
いる。
V1,V2の位相差が±90゜以内のときは不動作、±
90゜以上のときは動作出力を出力するものであ
り、この目的に沿つてタイマ回路T1の動作時間
T1は電気角で90゜(1/4サイクル)に設定されて
いる。
第1図イ,ロによる位相弁別回路の動作を第1
図ハの波形図で説明する。
図ハの波形図で説明する。
第1図ハの左の部分はV1,V2の位相差が45゜
で不動作、右の部分はV1,V2の位相差が135゜で
動作の場合を示す。
で不動作、右の部分はV1,V2の位相差が135゜で
動作の場合を示す。
入力V1,V2の位相差が45゜で不動作となる場
合について説明する。入力V1,V2が同極性にあ
る期間にAND回路A1およびNOR回路N1から得ら
れる出力VA1およびVN1の時間幅が動作位相角決
定用タイマ回路T1の動作時間(この例では電気
角90=1/4サイクル)よりも長いのでタイマ回路
T1から抑制パルスVT1が出力される。この抑制
パルスVT1は半サイクルに1回発生されるから、
タイマ回路T2の動作時間は動作・不動作判別の
ためには半サイクルより長く設定される必要があ
り、この例では1サイクルに設定されている。言
いかえれば、タイマT2の動作時間が1サイクル
であるのに対し、タイマ回路T1から抑制パルス
VT1が半サイクルに1回発生し、NOR回路N2が
反転されてタイマT2を半サイクルに1回消勢す
るので出力V0は発生されない。
合について説明する。入力V1,V2が同極性にあ
る期間にAND回路A1およびNOR回路N1から得ら
れる出力VA1およびVN1の時間幅が動作位相角決
定用タイマ回路T1の動作時間(この例では電気
角90=1/4サイクル)よりも長いのでタイマ回路
T1から抑制パルスVT1が出力される。この抑制
パルスVT1は半サイクルに1回発生されるから、
タイマ回路T2の動作時間は動作・不動作判別の
ためには半サイクルより長く設定される必要があ
り、この例では1サイクルに設定されている。言
いかえれば、タイマT2の動作時間が1サイクル
であるのに対し、タイマ回路T1から抑制パルス
VT1が半サイクルに1回発生し、NOR回路N2が
反転されてタイマT2を半サイクルに1回消勢す
るので出力V0は発生されない。
次に入力V1,V2の位相差が135゜で動作となる
場合を説明する。
場合を説明する。
入力V1,V2が同極性にある期間にAND回路A1
およびNOR回路N1から出力される出力VA1およ
びVN1の時間幅が動作位相角決定用タイマ回路
T1の動作時間(電気角で90゜=1/4サイク
ル)よりも共に短かいため、タイマ回路T1から
抑制パルスVT1は発生されない。抑制パルスがな
くなつてからタイマT2の動作時間1サイクル後
に動作出力V0が出力される。
およびNOR回路N1から出力される出力VA1およ
びVN1の時間幅が動作位相角決定用タイマ回路
T1の動作時間(電気角で90゜=1/4サイク
ル)よりも共に短かいため、タイマ回路T1から
抑制パルスVT1は発生されない。抑制パルスがな
くなつてからタイマT2の動作時間1サイクル後
に動作出力V0が出力される。
以上で第1図イに示される従来の位相弁別回路
の動作を説明したわけであるが、次に従来の位相
弁別回路が位相判別を誤り問題となる場合につい
て第2図の波形図で説明する。
の動作を説明したわけであるが、次に従来の位相
弁別回路が位相判別を誤り問題となる場合につい
て第2図の波形図で説明する。
第2図の場合は、入力V1,V2の位相差が45゜
で不動作入力が印加されていたものが入力の急変
点を境にV2が零となり、他方V1が低周波で振動
しながら減衰する場合を示す。このような入力の
急変は地絡事故の除去後にしばしば見られる現象
である。
で不動作入力が印加されていたものが入力の急変
点を境にV2が零となり、他方V1が低周波で振動
しながら減衰する場合を示す。このような入力の
急変は地絡事故の除去後にしばしば見られる現象
である。
入力V1,V2が急変する迄の各部分の電圧波形
は第1図ハの左方に示す不動作の場合と同じあ
る。しかし入力急変後はV2は零となるので矩形
波整形回路21の出力波形V21は“0”が継続す
ることになる。従つて矩形波整形回路11,21
の出力V11,V21が共に“1”となる期間はあり得
ないのでVA1は“0”が継続する。一方、入力V1
が負で入力V2が零となる期間にはNOR回路N1か
らVN1が出力される。従つてVN1とVA1を合成し
た出力がOR回路O1の出力V01となり、この出力
V01がタイマ回路T1に印加される。したがつて図
から明らかなように動作位相角決定用タイマT1
からの抑制出力VT1は、入力V1が正極性にある期
間には出力されない。その結果、タイマT2が付
勢されてしまい誤出力V0が発生されてしまう。
は第1図ハの左方に示す不動作の場合と同じあ
る。しかし入力急変後はV2は零となるので矩形
波整形回路21の出力波形V21は“0”が継続す
ることになる。従つて矩形波整形回路11,21
の出力V11,V21が共に“1”となる期間はあり得
ないのでVA1は“0”が継続する。一方、入力V1
が負で入力V2が零となる期間にはNOR回路N1か
らVN1が出力される。従つてVN1とVA1を合成し
た出力がOR回路O1の出力V01となり、この出力
V01がタイマ回路T1に印加される。したがつて図
から明らかなように動作位相角決定用タイマT1
からの抑制出力VT1は、入力V1が正極性にある期
間には出力されない。その結果、タイマT2が付
勢されてしまい誤出力V0が発生されてしまう。
非接地系配電線で地絡故障が除去された時、配
電線の零相電流は瞬時に零となるが、零相電圧は
系統の対地容量と接地変成器の励磁インピーダン
スなどのインダクタンスによつて自由振動するた
めこのような低周波振動減衰波形となることが知
られている。このような場合に、健全回線の地絡
方向継電器には不動作入力が印加されており、本
来動作すべきでないが、入力V1(零相電圧)が
低周波振動減衰、入力V2(零相電流)が零に急
変するとちようど第2図の様相となり、第1図イ
の従来の位相弁別装置を使用した地絡方向継電器
が誤動作してしまう場合があり問題となつてい
る。
電線の零相電流は瞬時に零となるが、零相電圧は
系統の対地容量と接地変成器の励磁インピーダン
スなどのインダクタンスによつて自由振動するた
めこのような低周波振動減衰波形となることが知
られている。このような場合に、健全回線の地絡
方向継電器には不動作入力が印加されており、本
来動作すべきでないが、入力V1(零相電圧)が
低周波振動減衰、入力V2(零相電流)が零に急
変するとちようど第2図の様相となり、第1図イ
の従来の位相弁別装置を使用した地絡方向継電器
が誤動作してしまう場合があり問題となつてい
る。
この考案は、この点に鑑みなされたもので、一
方の入力が低周波振動減衰し、他方の入力が零に
急変するような入力が印加されても誤出力を発生
しない位相弁別回路を提案するものである。
方の入力が低周波振動減衰し、他方の入力が零に
急変するような入力が印加されても誤出力を発生
しない位相弁別回路を提案するものである。
第3図イにこの考案による位相弁別回路の一実
施例のブロツク図を示す。第3図イにおいて1
2,22は入力V1,V2とは逆極性の入力−V1,
V2を矩形波に変換する矩形波整形回路で、構成
は第1図ロのものと同一である。A1は矩形波整
形回路11,21の出力が共に“1”である期間
に出力を出すAND回路、A2は同様に矩形波整形
回路12,22の出力が共に“1”である期間に
出力を出すAND回路、N3はNOR回路で他の部分
は第1図イの従来のブロツク図と同様である。
施例のブロツク図を示す。第3図イにおいて1
2,22は入力V1,V2とは逆極性の入力−V1,
V2を矩形波に変換する矩形波整形回路で、構成
は第1図ロのものと同一である。A1は矩形波整
形回路11,21の出力が共に“1”である期間
に出力を出すAND回路、A2は同様に矩形波整形
回路12,22の出力が共に“1”である期間に
出力を出すAND回路、N3はNOR回路で他の部分
は第1図イの従来のブロツク図と同様である。
従来の位相弁別回路で問題となつた第2図と同
じ入力が印加された場合について第3図イのこの
考案による回路の動作を第3図ロの波形図に基づ
いて説明する。
じ入力が印加された場合について第3図イのこの
考案による回路の動作を第3図ロの波形図に基づ
いて説明する。
第1図イの位相弁別回路は、入力V1,V2が同
極性である期間、入力V1,,V2が共に零である期
間あるいは入力の一方が負極性で他方が零である
期間にタイマ回路T1が付勢されるものであつ
た。
極性である期間、入力V1,,V2が共に零である期
間あるいは入力の一方が負極性で他方が零である
期間にタイマ回路T1が付勢されるものであつ
た。
これに対し、この考案に係る位相弁別回路は、
入力の一方が正または負極性で他方が零である期
間にもタイマ回路T1を付勢して抑制出力を得る
ものである。すなわち、第2図において、もし入
力V1が正で入力V2が零のときにも抑制出力VT1
が得られるならば、従来の欠点が解決されること
は明らかである。
入力の一方が正または負極性で他方が零である期
間にもタイマ回路T1を付勢して抑制出力を得る
ものである。すなわち、第2図において、もし入
力V1が正で入力V2が零のときにも抑制出力VT1
が得られるならば、従来の欠点が解決されること
は明らかである。
第1図イの位相弁別回路は入力V1,V2の位相
差が±90゜以上で動作出力V0を出力するもので
あるが、第3図イの位相弁別回路は入力V1,V2
の位相差が±90゜以下で動作出力V0を出力する
ものである。このような動作範囲の逆転は容易に
得られるものであり本質的な相違ではないから、
以下従来の位相弁別回路で問題となつた入力V2
が零となり入力V1が低周波減衰振動するような
入力V1〔V2が印加された場合について、第3図
イのこの考案による回路の動作を第3図ロの波形
図に基づいて説明する。
差が±90゜以上で動作出力V0を出力するもので
あるが、第3図イの位相弁別回路は入力V1,V2
の位相差が±90゜以下で動作出力V0を出力する
ものである。このような動作範囲の逆転は容易に
得られるものであり本質的な相違ではないから、
以下従来の位相弁別回路で問題となつた入力V2
が零となり入力V1が低周波減衰振動するような
入力V1〔V2が印加された場合について、第3図
イのこの考案による回路の動作を第3図ロの波形
図に基づいて説明する。
AND回路A1は入力V1,V2がともに正極性のと
き“1”を出力し、AND回路A2は入力V1,V2が
ともに負極性であるとき“1”を出力する。
NOR回路N3はAND回路A1,A2の出力VA1,VA2
が“1”でない期間に“1”を出力する。この
NOR回路N3の出力VN3がタイマ回路T1の動作時
間T1以上継続するとタイマ回路T1から抑制出力
VT1が出力される。入力が急変して入力V2が零、
入力V1が低周波減衰振動すると、AND回路A1,
A2は出力しない。したがつて入力急変後はNOR
回路N3は継続して出力するからタイマ回路T1は
連続して抑制力VT1を出力する。したがつて第3
図イの位相弁別回路は、入力V2が零入力V1が低
周波減衰しても誤動作しない。
き“1”を出力し、AND回路A2は入力V1,V2が
ともに負極性であるとき“1”を出力する。
NOR回路N3はAND回路A1,A2の出力VA1,VA2
が“1”でない期間に“1”を出力する。この
NOR回路N3の出力VN3がタイマ回路T1の動作時
間T1以上継続するとタイマ回路T1から抑制出力
VT1が出力される。入力が急変して入力V2が零、
入力V1が低周波減衰振動すると、AND回路A1,
A2は出力しない。したがつて入力急変後はNOR
回路N3は継続して出力するからタイマ回路T1は
連続して抑制力VT1を出力する。したがつて第3
図イの位相弁別回路は、入力V2が零入力V1が低
周波減衰しても誤動作しない。
NOR回路N3は、入力V1,V2が異極性であると
きのみならず、入力V1,V2の一方または両方が
零のときにも出力する。それは、入力V1,V2が
同極性である期間をAND回路A1,A2で導出し、
これらAND回路がいずれも無出力となる期間を
NOR回路N3で導出するようにしたからである。
きのみならず、入力V1,V2の一方または両方が
零のときにも出力する。それは、入力V1,V2が
同極性である期間をAND回路A1,A2で導出し、
これらAND回路がいずれも無出力となる期間を
NOR回路N3で導出するようにしたからである。
第4図イは、この考案に係る位相弁別回路の他
の一実施例を示すブロツク図である。第4図イに
おいて、矩形波整形回路31,32,41,42
は前述の矩形波整形回路11,12,21,22
のものとは若干異なり、第4図ロに示す構成を有
する。
の一実施例を示すブロツク図である。第4図イに
おいて、矩形波整形回路31,32,41,42
は前述の矩形波整形回路11,12,21,22
のものとは若干異なり、第4図ロに示す構成を有
する。
即ち、第1図ロの矩形波整形回路は入力Vが零
の時トランジスタTrが“ON”となり論理出力
“0”を出すものであつたが、第4図ロのものは
バイアス抵抗R4が負電源母線BNに接続されてお
り、入力零の時はトランジスタTrがOFFとな
り、出力“1”を発生するものである。又、N1
はNOR回路で矩形波整形回路31,41の出力
が共に“0”の時、すなわち入力V1が負極性で
且つ入力V2が負極性の時に出力を発生する。N4
はNOR回路で矩形波整形回路32,42の出力
が共に“0”の時、すなわち入力V2が正極性で
且つ入力V1が正極性の時に出力を発生する。し
たがつて、これらのNOR回路N1,N4の出力VN
1,VN4はそれぞれ第3図イのAND回路A1,A2
の出力VA1,VA2と同一となる。他の部分は第3
図イと同様である。
の時トランジスタTrが“ON”となり論理出力
“0”を出すものであつたが、第4図ロのものは
バイアス抵抗R4が負電源母線BNに接続されてお
り、入力零の時はトランジスタTrがOFFとな
り、出力“1”を発生するものである。又、N1
はNOR回路で矩形波整形回路31,41の出力
が共に“0”の時、すなわち入力V1が負極性で
且つ入力V2が負極性の時に出力を発生する。N4
はNOR回路で矩形波整形回路32,42の出力
が共に“0”の時、すなわち入力V2が正極性で
且つ入力V1が正極性の時に出力を発生する。し
たがつて、これらのNOR回路N1,N4の出力VN
1,VN4はそれぞれ第3図イのAND回路A1,A2
の出力VA1,VA2と同一となる。他の部分は第3
図イと同様である。
次に入力が急変して入力V2が零となり、入力
V1が低周波で振動する場合には、第4図ハに示
すように第3図イのブロツク図例のものと同様
に、誤動作出力を発生することはない。
V1が低周波で振動する場合には、第4図ハに示
すように第3図イのブロツク図例のものと同様
に、誤動作出力を発生することはない。
即ち、入力V2が零になると矩形波整形回路4
1,42の出力は共に“1”が連続となる。従つ
て、入力V1が低周波で振動していても矩形波整
形回路31,32の出力には関係なくNOR回路
N1,N4は出力しない。このためNOR回路N3の出
力VN3は“1”が継続し、タイマ回路T1を連続
して付勢するから、タイマ回路T1からは抑制パ
ルスVT1が連続発生される。したがつて出力V0は
“0”のままで誤動作出力が発生することはあり
得ない。
1,42の出力は共に“1”が連続となる。従つ
て、入力V1が低周波で振動していても矩形波整
形回路31,32の出力には関係なくNOR回路
N1,N4は出力しない。このためNOR回路N3の出
力VN3は“1”が継続し、タイマ回路T1を連続
して付勢するから、タイマ回路T1からは抑制パ
ルスVT1が連続発生される。したがつて出力V0は
“0”のままで誤動作出力が発生することはあり
得ない。
以上の説明から明らかなように、従来の装置で
は入力V2が零となり、入力V1が低周波で振動す
るような場合に、不要な動作出力を発生するとい
う問題があつたが、この考案による位相弁別回路
は第3図および第4図に示すように簡単な回路を
付加するのみでこの問題を完全に解決することが
できる。
は入力V2が零となり、入力V1が低周波で振動す
るような場合に、不要な動作出力を発生するとい
う問題があつたが、この考案による位相弁別回路
は第3図および第4図に示すように簡単な回路を
付加するのみでこの問題を完全に解決することが
できる。
以上の説明ではこの考案を地絡方向継電器に適
用する場合について述べたが、特にこれに限られ
たものでなく、入力電気量の一方が零となり、他
方が低周波(直流分減衰)となるような場合には
この考案を適用することにより同様の効果が得ら
れることは明らかである。
用する場合について述べたが、特にこれに限られ
たものでなく、入力電気量の一方が零となり、他
方が低周波(直流分減衰)となるような場合には
この考案を適用することにより同様の効果が得ら
れることは明らかである。
第1図イは従来の位相弁別回路のブロツク図
例、第1図ロは第1図イに使用されている矩形波
整形回路11,21の構成例、第1図ハ、第2図
は従来の位相弁別波形説明図、第3図イ,ロはこ
の考案による位相弁別回路の一実施例のブロツク
図及び波形説明図、第4図イ,ロハはこの考案に
よる他の実施例ブロツク図及び波形説明図であ
る。 図において、11,12,21,22,31,
32,41,42は矩形波整形回路、N1,N2,
N3,N4は、NOR回路、A1,A2はAND回路、T1,
T2はタイマ回路、V1,V2は入力交流電気量、
V11,V12,V21,V22,V31,V32,V41,V42,VA
1,VA2,VN1,VN2,VN4,VN3,VT1,V0は
各部分の電圧波形である。なお、各図中同一符号
は同一又は相当部分を示す。
例、第1図ロは第1図イに使用されている矩形波
整形回路11,21の構成例、第1図ハ、第2図
は従来の位相弁別波形説明図、第3図イ,ロはこ
の考案による位相弁別回路の一実施例のブロツク
図及び波形説明図、第4図イ,ロハはこの考案に
よる他の実施例ブロツク図及び波形説明図であ
る。 図において、11,12,21,22,31,
32,41,42は矩形波整形回路、N1,N2,
N3,N4は、NOR回路、A1,A2はAND回路、T1,
T2はタイマ回路、V1,V2は入力交流電気量、
V11,V12,V21,V22,V31,V32,V41,V42,VA
1,VA2,VN1,VN2,VN4,VN3,VT1,V0は
各部分の電圧波形である。なお、各図中同一符号
は同一又は相当部分を示す。
Claims (1)
- 第1及び第2の交流電気量各々の入力部に設け
られ、正極性のときに論理出力“1”を出力し、
負極性または零のとき論理出力“0”を出力する
第1及び第2の波形整形回路と、上記第1及び第
2の交流電気量各々の入力部に設けられ、負極性
のときに論理出力“1”を出力し、正極性または
零のとき論理出力“0”を出力する第3及び第4
の波形整形回路と、上記第1及び第2の波形整形
回路の出力を入力とする第1の論理積演算回路
と、上記第3及び第4の波形整形回路の出力を入
力とする第2の論理積演算回路と、これら第1及
び第2の論理積演算回路の出力を入力とする
NOR回路と、該NOR回路の出力に接続された第
1のタイマ回路と、該第1のタイマ回路の出力が
所定時間継続して消勢されたきに付勢される第2
のタイマ回路を備え、この第2のタイマ回路の出
力を上記第1及び第2の交流電気量の位相弁別結
果を示す出力とした位相弁別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326684U JPS59176330U (ja) | 1984-04-28 | 1984-04-28 | 位相弁別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326684U JPS59176330U (ja) | 1984-04-28 | 1984-04-28 | 位相弁別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59176330U JPS59176330U (ja) | 1984-11-26 |
| JPS622890Y2 true JPS622890Y2 (ja) | 1987-01-23 |
Family
ID=30193460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6326684U Granted JPS59176330U (ja) | 1984-04-28 | 1984-04-28 | 位相弁別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59176330U (ja) |
-
1984
- 1984-04-28 JP JP6326684U patent/JPS59176330U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59176330U (ja) | 1984-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI695584B (zh) | 時脈突波檢測電路 | |
| JPH10111329A (ja) | アクティブフィルタの系統インピーダンス測定方法 | |
| JPS62269240A (ja) | ノイズ除去装置 | |
| JPH04231882A (ja) | 電圧パルスの幅をモニターする方法及び回路 | |
| KR100331793B1 (ko) | 펄스폭변조(pwm)신호발생장치 | |
| JP2705174B2 (ja) | 発振回路 | |
| JPS6260032B2 (ja) | ||
| JPH0424790Y2 (ja) | ||
| SU936169A1 (ru) | Реле направлени мощности | |
| JPH01120118A (ja) | クロツク信号切断検出回路 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPH0488719A (ja) | 信号発生回路 | |
| JPH0347774B2 (ja) | ||
| KR850002624A (ko) | 교류전기 신호에 나타나는 잡음을 제거하기 위한 방법 및 장치 | |
| EP0091606A2 (en) | Distance relay | |
| JPS61254075A (ja) | 電源回路 | |
| JPS6055277A (ja) | アナログ回路の故障検出器 | |
| JPS63261172A (ja) | 周波数検出回路 | |
| JPS5840145B2 (ja) | イソウベンベツカイロ | |
| JPH0427775B2 (ja) | ||
| JPH0132733B2 (ja) | ||
| JPH07154223A (ja) | 2相クロック発生装置 | |
| JPH0262049B2 (ja) | ||
| JPS58193818U (ja) | 地絡方向継電器 | |
| JPS6216016A (ja) | 変化分検出継電装置 |