JPS62290171A - アモルフアスシリコン等倍センサの製造方法 - Google Patents
アモルフアスシリコン等倍センサの製造方法Info
- Publication number
- JPS62290171A JPS62290171A JP61131984A JP13198486A JPS62290171A JP S62290171 A JPS62290171 A JP S62290171A JP 61131984 A JP61131984 A JP 61131984A JP 13198486 A JP13198486 A JP 13198486A JP S62290171 A JPS62290171 A JP S62290171A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- electrode
- layer
- silicon layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（技術分野）
本発明は、ファクシミリ等における原稿読取用等倍セン
サの製造方法に関するものである。
サの製造方法に関するものである。
（従来技術）
第５図は、一般的なコプレナー型センサの一部を示した
ものであり、センサ素子を基板上に一列に多数配置して
構成する。１は絶縁性の基板、２はアモルファスシリコ
ン（以下ａ−８ｉと記す）層、５は電極膜である。
ものであり、センサ素子を基板上に一列に多数配置して
構成する。１は絶縁性の基板、２はアモルファスシリコ
ン（以下ａ−８ｉと記す）層、５は電極膜である。
また第６図は、サンドイッチ型センサの１ビツトの構成
を示したもので、１は基板、２はａ−５ｉ層、５ａ、５
ｂは電極膜である。
を示したもので、１は基板、２はａ−５ｉ層、５ａ、５
ｂは電極膜である。
このように構成された従来例は、基板１上に形成された
ａ−Ｓｉ層２をまずパターン化した後、その上に電極膜
５あるいは５ｂを形成していた。ところがａ−５ｉ層の
パターニングの際に、ａ−５ｉ層の表面がダメージを受
け、その上に形成された電極膜との間の電気的接触が不
安定になり、その結果、ビット間のバラツキが生じ、セ
ンサとしての特性が不均一となる問題があった。
ａ−Ｓｉ層２をまずパターン化した後、その上に電極膜
５あるいは５ｂを形成していた。ところがａ−５ｉ層の
パターニングの際に、ａ−５ｉ層の表面がダメージを受
け、その上に形成された電極膜との間の電気的接触が不
安定になり、その結果、ビット間のバラツキが生じ、セ
ンサとしての特性が不均一となる問題があった。
そこで、上記問題点を解消するために、本発明者は、先
に、ａ−８ｉ層のパターニングの後、その表面にさらに
ａ−８ｉ層を薄く形成し、しかる後電極膜を形成する方
法を提案した。この方法によれば、パターニングの際の
エツチングによりダメージを受けたａ−３ｉ層の表面が
、その上に薄く形成されたａ−３ｉ層によって覆われて
、直接電極膜に接触しないため、特性のバラツキが非常
に小さくなる。
に、ａ−８ｉ層のパターニングの後、その表面にさらに
ａ−８ｉ層を薄く形成し、しかる後電極膜を形成する方
法を提案した。この方法によれば、パターニングの際の
エツチングによりダメージを受けたａ−３ｉ層の表面が
、その上に薄く形成されたａ−３ｉ層によって覆われて
、直接電極膜に接触しないため、特性のバラツキが非常
に小さくなる。
（発明の目的）
本発明は、上記のように、ａ−８ｉ層のパターニングの
後、さらにその表面にａ−Ｓｉ層を形成する構成のもの
で、さらに特性の改善を図るようにしたａ−３ｉ等倍セ
ンサの製造方法を提供するものである。
後、さらにその表面にａ−Ｓｉ層を形成する構成のもの
で、さらに特性の改善を図るようにしたａ−３ｉ等倍セ
ンサの製造方法を提供するものである。
（発明の構成）
本発明は、絶縁性あるいは導電性の基板上に、性質の異
なる少なくとも２種類のアモルファスシリコン層を積層
し、その上に透明又は不透明の電極を形成する等倍セン
サで、電極に直接接しない下層のアモルファスシリコン
層をパターン化した後、上層のアモルファスシリコン層
を形成し、次に電極を形成する工程からなるものである
。そして上層のアモルファスシリコン層には、例えばリ
ン（Ｐ）をドープすることにより、アモルファスシリコ
ン層と電極との間の電荷の移動を容易ならしめるように
したものである。
なる少なくとも２種類のアモルファスシリコン層を積層
し、その上に透明又は不透明の電極を形成する等倍セン
サで、電極に直接接しない下層のアモルファスシリコン
層をパターン化した後、上層のアモルファスシリコン層
を形成し、次に電極を形成する工程からなるものである
。そして上層のアモルファスシリコン層には、例えばリ
ン（Ｐ）をドープすることにより、アモルファスシリコ
ン層と電極との間の電荷の移動を容易ならしめるように
したものである。
（実施例）
以下、図面を参照して実施例を詳細に説明する。
なお、ここでは１ビツトのセンサ素子のみを示している
が、基板上に多数のセンサ素子が同時に形成されること
は言うまでもない。
が、基板上に多数のセンサ素子が同時に形成されること
は言うまでもない。
ス１Ｊ１２
第１図は、本発明の一実施例を示したもので、（ａ）パ
イレックス（コーニング社商品名）ガラス基板１上にａ
−８ｉ層２をプラズマＣＶＤ法により０．９μｍの厚さ
に形成する。成膜条件は次の通り、ガ ス
ＳｉＨ４１００％ 圧 力 ０．２ Ｔｏｒｒ ガス流量 １０５ｃｃＩ１１ 基板温度 ３００℃ ＲＦパワー ２０ Ｗ （ｂ）ａ−５ｉ層２上に、通常の方法によりレジストパ
ターン３を形成する。
イレックス（コーニング社商品名）ガラス基板１上にａ
−８ｉ層２をプラズマＣＶＤ法により０．９μｍの厚さ
に形成する。成膜条件は次の通り、ガ ス
ＳｉＨ４１００％ 圧 力 ０．２ Ｔｏｒｒ ガス流量 １０５ｃｃＩ１１ 基板温度 ３００℃ ＲＦパワー ２０ Ｗ （ｂ）ａ−５ｉ層２上に、通常の方法によりレジストパ
ターン３を形成する。
（ｃ） レジストパターン３をマスクとしてａ−Ｓｉ層
２をエツチングする。エッチャントとして、ＨＦ−ＨＮ
○、 −ＣＨ，ＣＯＯＨを用いる。
２をエツチングする。エッチャントとして、ＨＦ−ＨＮ
○、 −ＣＨ，ＣＯＯＨを用いる。
（ｄ） レジストパターン３を除去する。
（ｅ） Ｐを含むａ−８ｉ層４をプラズマＣＶＤ法によ
り０．１μｍの厚さに形成する。成膜条件は次の通り、 ガ Ｘ Ｐ Ｈｙ／ ＳｉＨ４３０００ｐ
ｐｍ圧 力 ０．２ Ｔｏｒｒ ガス流量 ５ ｓｅｃｍ 基板温度 ２５０℃ ＲＦパワー １０ Ｗ （ｆ）次に、ａ−３ｉ層４の上に重ねて、Ｎ ｉ Ｃｒ
電極膜５を真空蒸着法で５０００人形成する。
り０．１μｍの厚さに形成する。成膜条件は次の通り、 ガ Ｘ Ｐ Ｈｙ／ ＳｉＨ４３０００ｐ
ｐｍ圧 力 ０．２ Ｔｏｒｒ ガス流量 ５ ｓｅｃｍ 基板温度 ２５０℃ ＲＦパワー １０ Ｗ （ｆ）次に、ａ−３ｉ層４の上に重ねて、Ｎ ｉ Ｃｒ
電極膜５を真空蒸着法で５０００人形成する。
（ｇ）通常の方法によりレジストパターン６を形成する
。
。
（ｈ） レジストパターン６をマスクとして、エッチ
ャントＣｅ（ＮＯｌ）２・２（ＮＨ４ＮＯ２） ）（
ＮＯｘを用いてＮｉＣｒ電極膜５をエツチングし、電極
形状にする。
ャントＣｅ（ＮＯｌ）２・２（ＮＨ４ＮＯ２） ）（
ＮＯｘを用いてＮｉＣｒ電極膜５をエツチングし、電極
形状にする。
（ｉ） レジストパターン６を除去する。
（ｊ ） Ｎ ｊＣｒ ｔｔｌ ％膜５をマスクとし、
エッチャントＨＦ −ＨＮ○、を用いて、Ｐをドープし
たａ−５ｉ層４をエツチングする。
エッチャントＨＦ −ＨＮ○、を用いて、Ｐをドープし
たａ−５ｉ層４をエツチングする。
第１図（ｋ）は、このようにして形成された１ビツトの
センサ素子を斜視図で示したものである。
センサ素子を斜視図で示したものである。
ここでＰをドープしたａ−８ｉ層４をａ−５ｉ層２と電
極膜５との間に入れる理由は、ａ−５ｉ層と電極との間
の電荷の移動を容易にするためであり、Ｐのドープ量の
範囲は１００〜１１００００ｐｐ程度が適当である。ド
ープ量が、１００ρρｍ以下では電荷の移動を容易にす
る効果が現われず、即ち、Ｐをドープしないａ−８ｉ層
のみの特性に近い。また１００００ｐｐ１１以上では、
成膜中にＰが下層のａ−Ｓｉ層２の方へ拡散し、その所
要の性質を変化させてしまうおそれがあるからである。
極膜５との間に入れる理由は、ａ−５ｉ層と電極との間
の電荷の移動を容易にするためであり、Ｐのドープ量の
範囲は１００〜１１００００ｐｐ程度が適当である。ド
ープ量が、１００ρρｍ以下では電荷の移動を容易にす
る効果が現われず、即ち、Ｐをドープしないａ−８ｉ層
のみの特性に近い。また１００００ｐｐ１１以上では、
成膜中にＰが下層のａ−Ｓｉ層２の方へ拡散し、その所
要の性質を変化させてしまうおそれがあるからである。
以上の方法で８ビツト／Ｉの密度で１７２８ビツトのａ
−Ｓｉラインセンサを作製したところ、不良ビットは全
くなかった。上記ａ−５ｉラインセンサを、日を変えて
５本作製したが、その結果は同じであった・ 其ＪＪＬ上 第２図は、第１図の実施例１に対して、ａ−３ｉ層２を
パターニングする前に、その上にＰをドープしたａ−５
ｉ層４を積層し、しかる後、ａ−８ｉ層２．４を同時に
、同一パターンにエツチングしたものである。
−Ｓｉラインセンサを作製したところ、不良ビットは全
くなかった。上記ａ−５ｉラインセンサを、日を変えて
５本作製したが、その結果は同じであった・ 其ＪＪＬ上 第２図は、第１図の実施例１に対して、ａ−３ｉ層２を
パターニングする前に、その上にＰをドープしたａ−５
ｉ層４を積層し、しかる後、ａ−８ｉ層２．４を同時に
、同一パターンにエツチングしたものである。
このような方法で、日を変えて５本作製し、その結果、
１７２８ビツト中の不良ビット数は、それぞれ、１個、
１０個、５個、２個、３１個であった。この原因を詳細
に検討したところ、いずれもａ−３ｉ層の端部が基板か
ら浮いており、そのため電極配線が切れていた。
１７２８ビツト中の不良ビット数は、それぞれ、１個、
１０個、５個、２個、３１個であった。この原因を詳細
に検討したところ、いずれもａ−３ｉ層の端部が基板か
ら浮いており、そのため電極配線が切れていた。
実施例２
第３図は１本発明の他の実施例を示したもので。
（ａ）パイレックスガラス基板１上に、膜厚０．０５μ
ｍのＩｎ−３ｎ−０透明電極膜５ａを、ＲＦイオンブレ
ーティングにより形成する。
ｍのＩｎ−３ｎ−０透明電極膜５ａを、ＲＦイオンブレ
ーティングにより形成する。
（ｂ）通常の方法によりレジストパターン３を形成する
。
。
（ｃ）Ｚｎ触媒を用いたＨＣＩＩで透明電極１１１ｊ５
ａをエツチングし、レジストパターン３を除去する。
ａをエツチングし、レジストパターン３を除去する。
（ｄ） Ｐをドープしたａ−８ｉ層４ａをプラズマＣＶ
Ｄ法により形成する。（膜厚０．１μｍ、ＰＨ，／Ｓ
ｉＨ，ｌｏｏｏｐｐｍ） 。
Ｄ法により形成する。（膜厚０．１μｍ、ＰＨ，／Ｓ
ｉＨ，ｌｏｏｏｐｐｍ） 。
（ｅ） ａ −Ｓ ｉ層２をプラズマＣＶＤ法により
０．７μｍの厚さに形成する。
０．７μｍの厚さに形成する。
（ｆ） レジストパターン６を形成する。
（ｇ） レジストパターン６をマスクとしてａ−３ｉ層
２及び４ａをプラズマエツチングする。エッチャントＣ
Ｆ４１０２゜ （ｈ）プラズマアッシング法でレジストパターン６を除
去する。○□ガス使用。
２及び４ａをプラズマエツチングする。エッチャントＣ
Ｆ４１０２゜ （ｈ）プラズマアッシング法でレジストパターン６を除
去する。○□ガス使用。
（ｉ） Ｐを含むａ−５ｉ層４ｂをプラズマＣＶＤ法に
より形成する６（膜厚０．１ μｍ 、 Ｐ Ｈ３／
Ｓ ｉＨ。
より形成する６（膜厚０．１ μｍ 、 Ｐ Ｈ３／
Ｓ ｉＨ。
５００ｐｐｍ）。この際、所要部分のみに膜が形成され
るようにメタルマスクを使用する。
るようにメタルマスクを使用する。
（ｊ）ＡＮを真空蒸着し、膜厚０．８μｍの電極膜５ｂ
を形成する。この際、ａ−５ｉ層４ｂの場合と同様のメ
タルマスクを使用する。
を形成する。この際、ａ−５ｉ層４ｂの場合と同様のメ
タルマスクを使用する。
第３図（ｋ）は、形成された１ビツトのセンサ素子を斜
視図で示したものである。
視図で示したものである。
以上のようにして、１６ビツト／ｒｒＥｎの密度で５１
２ビツトのａ−５Ｌラインセンサを形成したところ、３
ビツトについてショートがみられたが、断線による欠陥
は発生しなかった。
２ビツトのａ−５Ｌラインセンサを形成したところ、３
ビツトについてショートがみられたが、断線による欠陥
は発生しなかった。
皮較呵主
第４図は、第３図の実施例に対して、ａ−３ｉ層２．４
ａをパターニングする前に、その上にＰをドープしたａ
−８ｉ層４ｂを積層し、しかる後にａ−３ｉ層４ｂ、２
．４ａを同時に、同一パターンにエツチングしたもので
ある。
ａをパターニングする前に、その上にＰをドープしたａ
−８ｉ層４ｂを積層し、しかる後にａ−３ｉ層４ｂ、２
．４ａを同時に、同一パターンにエツチングしたもので
ある。
この方法で作製したものは、ショートによる欠陥は４箇
所とあまり変らないが、断線による欠陥は２７箇所発生
した。
所とあまり変らないが、断線による欠陥は２７箇所発生
した。
（発明の効果）
以上説明したように、本発明によれば、電極に直接接し
ない下層のａ−３ｉ層をパターン化した後、上層のａ−
３ｉ層を形成し、次に電極を形成する工程を採ることに
より信頼性の高いセンサを歩留まりよく製造することが
できる。また電極に直接接する上層のａ−５ｉ層にＰを
ドープすることにより、ａ−３ｉ層と電極との間の電荷
の移動を容易にすることができる。
ない下層のａ−３ｉ層をパターン化した後、上層のａ−
３ｉ層を形成し、次に電極を形成する工程を採ることに
より信頼性の高いセンサを歩留まりよく製造することが
できる。また電極に直接接する上層のａ−５ｉ層にＰを
ドープすることにより、ａ−３ｉ層と電極との間の電荷
の移動を容易にすることができる。
第１図は１本発明の第１の実施例の製造工程を示す図、
第２図は、第１図の実施例に対する比較例を示す図、第
３図は、本発明の第２の実施例の製造工程を示す図、第
４図は、第３図の実施例に対する比較例を示す図、第５
図は、従来例のコプレナー型センサの構成を示す図、第
６図は、従来例のサンドイッチ型センサの構成を示す図
である。 １ ・・・基板、 ２ ・・・ ａ−Ｓｉ層、 ３，
６ ・・・レジストパターン、 ４，４ａ、４ｂ・・
・ リン（Ｐ）を含むａ−Ｓｉ層、 ５ 、５ａ、
５ｂ−電極膜。 特許出願人 株式会社 リ コー 第１図 １ 茶様 ２− ｏ−５５朦 ３．６− し°／゛ストＩマクーン ４ Ｐ奄摩むａ−５ｂ展 ５ 電極膜 第１図 （ｋ） 第５図 （ａ） （ｂ） Ａ−Ａ析め （ｂ）
第２図は、第１図の実施例に対する比較例を示す図、第
３図は、本発明の第２の実施例の製造工程を示す図、第
４図は、第３図の実施例に対する比較例を示す図、第５
図は、従来例のコプレナー型センサの構成を示す図、第
６図は、従来例のサンドイッチ型センサの構成を示す図
である。 １ ・・・基板、 ２ ・・・ ａ−Ｓｉ層、 ３，
６ ・・・レジストパターン、 ４，４ａ、４ｂ・・
・ リン（Ｐ）を含むａ−Ｓｉ層、 ５ 、５ａ、
５ｂ−電極膜。 特許出願人 株式会社 リ コー 第１図 １ 茶様 ２− ｏ−５５朦 ３．６− し°／゛ストＩマクーン ４ Ｐ奄摩むａ−５ｂ展 ５ 電極膜 第１図 （ｋ） 第５図 （ａ） （ｂ） Ａ−Ａ析め （ｂ）
Claims (3)
- （１）絶縁性あるいは導電性の基板上に性質の異なる少
なくとも２種類のアモルファスシリコン層を積層し、そ
の上に透明又は不透明の電極を形成してなる画像読取用
等倍センサの製造方法であって、前記電極に直接接しな
い下層のアモルファスシリコン層をパターン化した後、
上層のアモルファスシリコン層及び電極を順次形成する
ことを特徴とするアモルファスシリコン等倍センサの製
造方法。 - （２）前記電極に直接接する上層のアモルファスシリコ
ン層に、シリコン原子に対してリン（Ｐ）原子を１００
〜１００００ｐｐｍ添加することを特徴とする特許請求
の範囲第（１）項記載のアモルファスシリコン等倍セン
サの製造方法。 - （３）前記電極に直接接する上層のアモルファスシリコ
ン層を、その上に形成される電極と実質的に同一パター
ンにすることを特徴とする特許請求の範囲第（１）項又
は第（２）項記載のアモルファスシリコン等倍センサの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131984A JPS62290171A (ja) | 1986-06-09 | 1986-06-09 | アモルフアスシリコン等倍センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131984A JPS62290171A (ja) | 1986-06-09 | 1986-06-09 | アモルフアスシリコン等倍センサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62290171A true JPS62290171A (ja) | 1987-12-17 |
Family
ID=15070833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61131984A Pending JPS62290171A (ja) | 1986-06-09 | 1986-06-09 | アモルフアスシリコン等倍センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62290171A (ja) |
-
1986
- 1986-06-09 JP JP61131984A patent/JPS62290171A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2148592A (en) | Thin film transistor with metal-diffused regions and method for making the same | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| TW409342B (en) | Contact fabrication method for semiconductor device | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| GB1600048A (en) | Manufacture of integrated circuits | |
| KR960005789A (ko) | 반도체소자의 콘택홀 제조방법 | |
| JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62166562A (ja) | イメ−ジセンサの製造方法 | |
| KR950003221B1 (ko) | 반도체장치 제조방법 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100270363B1 (ko) | 박막트랜지스터 제조방법 | |
| KR930017198A (ko) | 박막반도체소자, 박막반도체장치 및 그 제조방법 | |
| JPS61229370A (ja) | 光センサ素子の製造方法 | |
| JPH01281761A (ja) | 半導体装置 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPH0659277A (ja) | 半導体装置及びその製造方法 | |
| JPS5948961A (ja) | 半導体装置の製造方法 | |
| JPH05198814A (ja) | 半導体装置及びその製造方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH02275417A (ja) | 表示素子用薄膜トランジスタ | |
| JPH06204217A (ja) | 半導体装置の製造方法 | |
| JPH03229462A (ja) | イメージセンサ |