JPS6229138A - マ−ク合わせ方法およびそれに用いるアライメントマ−ク - Google Patents

マ−ク合わせ方法およびそれに用いるアライメントマ−ク

Info

Publication number
JPS6229138A
JPS6229138A JP60167437A JP16743785A JPS6229138A JP S6229138 A JPS6229138 A JP S6229138A JP 60167437 A JP60167437 A JP 60167437A JP 16743785 A JP16743785 A JP 16743785A JP S6229138 A JPS6229138 A JP S6229138A
Authority
JP
Japan
Prior art keywords
alignment
alignment mark
mask
mark
marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60167437A
Other languages
English (en)
Inventor
Yoshio Ito
由夫 伊東
Hiroshi Otsuka
博 大塚
Takashi Taguchi
田口 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60167437A priority Critical patent/JPS6229138A/ja
Publication of JPS6229138A publication Critical patent/JPS6229138A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置(LSI)の量産において、縮
小投影露光装置(以下、ステッパという)を用い、ホト
リソグラフィ工程で半導体ウェハと遮光マスク(以下、
レチクルという)の重ね合わせ(以下、アライメントと
いう)を行うマスク合わせ方法およびそれに用いるアラ
イメントマークに関する。
(従来の技術) 従来、ステッパを用いて、高い精度を保障するアライメ
ント方法として、特開昭59−168638号公報、特
開昭59−165420号公報などが知られている。
この高い精度を保障するアライメント方法として、ステ
ップごとにウェハ上チップ内に形成されているアライメ
ントマークを検出し、レチクル上にあるアライメントマ
ークを重ね合わせていく、ダイバイダイアライメントが
ある。
第7図に従来のダイバイダイアライメント方法の例を示
して説明する。この第7図において、11はスフライプ
ルライン、12はLSIのチップ、13は1ステツプで
露光されるショットの領域である。
また、14は露光の前に行われるアライメントで用いる
ショット13のほぼ中央に配置されたアライメントマー
クである。このアライメントマーク14は以前の工程で
作られ、1回のアライメントに1個のアライメントマー
クを必要とする。
第8図は従来のアライメントマークの例を示す図である
。この第8図において、31は十字形のアライメントマ
ークであり、1回の工程で形成される。そして、走査$
32を走らせ、各アライメントマーク31のエツジを認
識し、アライメントマーク31の位置を検出するように
している。
(発明が解決しようとする問題点) この場合、アライメントマーク31をアクティブ工程か
ゲート工程のどちらか一方で作られている場合、アクテ
ィブ工程でアライメントマーク31が形成されていると
すると、アクティブパターンに対してのアライメントは
正確であっても、ゲートパターンに対してのアライメン
トはアクティブ工程で作られたパターンを介して間接的
なアライメントとなり、ゲートパターンに対するアライ
メント精度は低下してしまう結果になる。
逆に、コンタクト工程で、ゲート工程において作られた
アライメントマークにアライメントを行なおうとしても
、ゲートパターンに対するアライメントは正確であって
も、アクティブパターンに対しては間接的なアライメン
トになり、アライメント精度は低下する。
上記からも明らかなように、第7図の例においても、工
程が進むにつれ、回路パターンはアライメントマーク1
4を形成する工程以外のパターンに対しても行われる必
要があり、第7図に示すように、1回のアライメントに
1工程のみで作られたアライメントマーク14を用いる
と、以前の工程でのアライメントの誤差の影響を受け、
アライメントマーク14を形成する工程のパターンに対
してのアライメント;m度は良好であっても、他の工程
で作られたパターンに対しては間接的なアライメントと
なり、アライメントが困難になる問題点があった。
たとえば、第9図に示すような現象が生じることがある
。第9図(a)は正確な位置にポリシリコンゲート電極
1と拡散層2を形成し、上面に被エツチング層として、
層間絶縁膜3を形成した状態を示す。
また、第9図缶)は通常のマスク合ゎせを行った状態で
マスクずれかわずかに生じており、正確な位置にポリシ
リコンゲート電極1、拡散層2が形成されていない。
第9図(C)においては、ポリシリコンゲート電極1の
ウェハアライメントマークでマスク合ゎせを行い、たと
えば、コンタクトホールを形成すると、ポリシリコンゲ
ート電極1とのコンタクトは良好に行われるが、拡散層
2とコンタクトホール4は第9図(c)に示すように大
きくずれた位置に形成されてしまい、不都合である。
同様に、第9図(d)に示すように、拡散層工程で用い
たウェハアライメントマークを用いると1ポリシリコン
ゲート電極1には、良好なコンタクトができなくなる。
このような弊害は微細化が進むにつれて大きくなる。
この発明は、前記従来技術がもっている問題点のうち、
正確なアライメントが困難になる点について解決したマ
スク合わせ方法およびそれに用いるアライメントマーク
を提供するものである。
(問題点を解決するための手段) この発明はマスク合わせ方法において、複数の異なる工
程でアライメントマークを形成されたアライメントマー
クでアライメントを行う工程を導入したものである。
また、この発明のアライメントマークは、異なる工程で
作られた2種類のアライメントマークをアライメントマ
ークとするようにしたものである。
(作 用) この発明によれば、マスク合わせ方法に以上のような工
程を導入しかつアライメ・ントマークを以上のように構
成したので、2種類のアライメントでマスク合わせを行
うことができ、したがって前記問題点を除去できる。
(実施例) 以下、この発明のマスク合わせ方法およびそれに用いる
アライメントマークの実施例について図面に基づき説明
する。第1図はその一実施例の平面図であり、この第1
図における21はスクライブライン、22はLSIチッ
プ、23は1回のショットで露光される領域、24はア
ライメントマークである。このアライメントマーク24
は異なる工程で作られるアライメントマーク24’、2
4’の部分を有している。
このアライメントマーク24け第2図(a)、第2図(
b)に詳しく示されている。この第2図(a)、第2図
(b)では、二つのアライメントマーク24’、24’
の部分を符号41.42で示されている。
まず、第2図(a)に示すように、アライメントマーク
41の部分を形成し、さらに、その後の工程で第2図(
b)に示すように他のアライメントマーク42の部分を
形成し、走査線43を走らせ、各アライメントマーク4
1,42のエツジをDiする。
このように、アライメントマーク41.42をそれぞれ
異なる工程で作ることにより、従来のアライメント方法
と同様にアライメント操作を行うことにより、アライメ
ントマーク41.42の部分を形成する工程に対して、
直接アライメントを施すことになり、アライメントマー
ク=11 、42の部分を形成する工程間に生ずるアラ
イメント誤差をも考慮したアライメントを実行すること
が可能となる。
このように、この発明では、第2図(a)、第2図(b
)に示すように、異なる工程で形成したアライメントマ
ーク41.42を用いて、第9図で示した通常のアライ
メントマーク31と同様にアライメントを行うので、ア
ライメントマーク42を形成する工程で生ずるアライメ
ントマーク41を形成するパターンに対する合わせ誤差
、つまり前工程で生じてしまっている合わせ誤差に対し
、そのそれぞれに対して誤差を均一にふり分けて、最小
になるようにアライメントを行うことができる。
たとえば、第2図(a)、第2図(b)のアライメント
マーク41がアクティブ工程、アライメントマーク42
がゲート工程で作られ、コンタクト工程でアクティブ領
域およびゲート領域ともにアライメントを必要となる場
合、コンタクトパターンはその両方のパターンに対して
それぞれの誤差が最小になるように位置重ね合わせを行
うことが可能になる。
ここで、第2図(a)、第2図(b)で示したアライメ
ントマーク41.42についてさらに詳述する。
第3図は第2図ら)のアライメントマーク41.42に
マスクのアライメントマーク44(右傾斜の斜線部分)
を重ねた図である。
また、第4図は第3図のal−a2線の断面図である。
この第3図および第4図の両図において、矢印は走査線
で、走査路を示すものである。この第3図および第4図
ににすように、マスクのアライメントマーク44は中央
部に四角の窓44&が形成されている。
この第3図および第4図において、Xおよびy方向の走
査線上に必ずアクティブ工程のアライメントマーク41
とゲート工程のアライメントマーク42があるように構
成する必要がある。そして、マスク合わせは、xl=x
2およびy1=72となるようにマスク合わせを行えば
よい。
なお、第4図より明らかなように、アライメントマーク
41.42の断面形状は、アクティブ工程のアライメン
トマーク41はフィールド酸化層で形成し、ゲート工程
のアライメントマーク42けゲート電極となるポリシリ
コン層により形成する3、 第5図はこの発咀の第2の実施例を説明するための図で
ある。この第5図において、右傾斜線で示す部分はマス
クのアライメントマーク44である。このマスクのアラ
イメントマーク44は45゜に傾斜した四角の窓44a
が二つ形成されている。
また、上方の逆三角形状のアライメントマーク41けア
クティブ工程のアライメントマークであり、下方の「ト
」の形状のアライメントマーク42はゲート工程のアラ
イメントマークである。
この実施例のアライメントマークは、上記実施例のアラ
イメントマークに比較して、1本の走査線のみで縦横両
方向のマスク合わせを行うことができる。この場合はZ
l= z2 = Zs = Zaとなるようにマスク合
わせを行う。
第6図はこの発明の第3の実施例を示す図である。この
第6図の場合は、アライメント装置に演算機能があるよ
うな場合に有効な例を示すものであり、この場合、3種
類の層を考慮したマスク合わせの場合を例示している。
41.42はアライメントマークである。
マスク合わせの方法としては、走査+13 SXI *
 Sx2゜Sx3およびSyl t Sy2 + Sy
aのそれぞれの位置を検出し、その平均の位置を算出す
る。
(発明の効果) 以上詳細に説明したようにこの発明によれば、複数の工
程でアライメントマークを形成しているので、アライメ
ントマークを形成するのに用いた工程に対し、直接アラ
イメントを行い、各工程での平均でアライメントを終了
するので、各工程間のアライメント誤差を分散して最小
にしていくことが可能となる。
【図面の簡単な説明】
第1図はこの発明のマスク合わせ方法およびそれに用い
るアライメントマークの一実施例を説明するための図、
tJ2図<a>は同上マスク合わせ方法およびそれに用
いろアライメントマークに使用すれるアライメントマー
クを示す図、第2図(b)は同上マスク合わせ方法を説
明するための図、第3図は同上マスク合わせ方法および
それに用(ハろアライメントマークの詳細を説明するた
めの図、第4図は第3図のal−a2fiの断面図、第
5図および第6図はそれぞれこの発明のマスク合わせ方
法およびそれに用いるアライメントマークの他の実施例
を説明するための図、第7図およびf48図はそれぞれ
従来のアライメントマーク方法を説明するための図、第
9図は従来のアライメントマーク方法による不都合を説
明するための図である。 21・・・スクライブライン、22・・・LSIチップ
、23・・・1回のショットで露光される領域、24゜
24’、24’、41.42.44・・・アライメント
マーク、43 、 Sx1〜Sxa 、 S7t 〜5
y309.走査線。 二の≧allのマス19h七LムあJひイ冶1;用・・
ろ′)−λイメントマ、−7−3梵e月図第1図 二のiをg月の1ライメントイ−’7t−f[り第2図 y 二の41日月−アライメントマー711番乎、f四τK
g目1ろLIシ3図第3図 才3図のor−az4陳のt面図 第4図 ニの4E川1の7ライメントマー7n→?zのズオそイ
ダリの名1目[コ第  5 図 ニジi廂ト日巳のアライメ〉ト・マ・−7のうF3e実
鳴癩巳イダ1の8児日目図第6図 イ足禾9″7ライメ〉トマー7方ヲ云のS児a目図第7
図 イ足禾のアライメントマー7方)tの8兇日日図第8図 4モ釆のアライメ〉ト・τ−7方法のじf零下、インU
児日目する図第9図

Claims (2)

    【特許請求の範囲】
  1. (1)(a)半導体装置製造過程でのホトリソグラフィ
    工程におけるウェハとレチクルの位置重ね合わせに用い
    るアライメントマークの形成時に複数の工程に分割して
    2種類のアライメントマークを形成する工程と、 (b)この2種類のアライメントマークのそれぞれの形
    成時に走査線を走らせて各アライメントマークごとに位
    置合わせを行う工程と、 よりなるマスク合わせ方法。
  2. (2)半導体装置製造過程でのホトリソグラフィ工程に
    おけるウェハとレチクルの位置合わせに用いるアライメ
    ントマークを2種類で構成することを特徴とするアライ
    メントマーク。
JP60167437A 1985-07-31 1985-07-31 マ−ク合わせ方法およびそれに用いるアライメントマ−ク Pending JPS6229138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60167437A JPS6229138A (ja) 1985-07-31 1985-07-31 マ−ク合わせ方法およびそれに用いるアライメントマ−ク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60167437A JPS6229138A (ja) 1985-07-31 1985-07-31 マ−ク合わせ方法およびそれに用いるアライメントマ−ク

Publications (1)

Publication Number Publication Date
JPS6229138A true JPS6229138A (ja) 1987-02-07

Family

ID=15849689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60167437A Pending JPS6229138A (ja) 1985-07-31 1985-07-31 マ−ク合わせ方法およびそれに用いるアライメントマ−ク

Country Status (1)

Country Link
JP (1) JPS6229138A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0339864U (ja) * 1989-08-30 1991-04-17
JP2005347305A (ja) * 2004-05-31 2005-12-15 Nikon Corp 位置ずれ検出用マークおよび位置ずれ検出方法
KR100699109B1 (ko) 2005-12-29 2007-03-21 동부일렉트로닉스 주식회사 반도체 제조용 노광장비의 정렬도 측정마크 및 측정방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0339864U (ja) * 1989-08-30 1991-04-17
JP2005347305A (ja) * 2004-05-31 2005-12-15 Nikon Corp 位置ずれ検出用マークおよび位置ずれ検出方法
KR100699109B1 (ko) 2005-12-29 2007-03-21 동부일렉트로닉스 주식회사 반도체 제조용 노광장비의 정렬도 측정마크 및 측정방법

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
JP3042639B2 (ja) 半導体装置製造用フォトレティクル
JP3048517B2 (ja) 半導体装置製造用のレチクル
US4388386A (en) Mask set mismatch
JP2000353657A (ja) 露光方法、露光装置およびその露光装置を用いて製造された半導体装置
JP3374456B2 (ja) 位置合わせ方法及び露光方法
JPH09127680A (ja) 露光用マスク
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JPH10213896A (ja) レチクル
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
JPH0387013A (ja) 半導体装置の製造方法
JP2617613B2 (ja) 縮小投影露光装置用レチクル
JPH03167817A (ja) 露光装置
JPS5963728A (ja) 半導体装置の製造方法
JPS588132B2 (ja) 集積回路製造方法
JPH0242741A (ja) 半導体装置
JPS5951529A (ja) 相対位置検出パタ−ン
JPH0555111A (ja) 半導体装置の製造方法
JPS62229923A (ja) 半導体チツプにマ−クを形成する方法
JPH0144009B2 (ja)
JPS59172722A (ja) アライメントマ−クの製造方法
JPH0770575B2 (ja) 半導体装置
JPS59195830A (ja) 半導体装置の製造方法
JPH02174110A (ja) 露光方法
JPH03187212A (ja) マスクの位置合わせ方法