JPS62293295A - カラ−液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〈産業−ヒの利用分野〉 本発明は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の各
カラートッド（以下［ピクセル」という）から成る液晶
表示素子を１単位とする１組の最小描画単位（以下「画
素」という。即ら、１画素はＲＧＢの３ピクセルで構成
される）で多数画素に渡り配列した液晶表示素子を有す
るカラー液晶表示装置に係り、特に前記１画素を２行に
渡る三角形状／逆三角形状としたことで高品位の表示を
行なうようにして表示品質の改善を図ったカラー液晶表
示装置に関する。

〈従来の技術〉 従来のカラー液晶表示装置の技術としては、例えば日経
エレクトロニクス「活気づく液晶専用コントローラの製
品開発Ｊ　　（１９８４，７、３０発行）や、同「商品
化された液晶ポケット・カラー・テレビ」（１９８４，
９、１０発行）等が公知となっている。以下図面を用い
てこれ等従来の技術を説明する。

第５図は液晶表示素子の色配置図である。尚、添附の数
字は本発明の説明のために便宜上付４またものであり、
本質的に必要なものではない（以下同様）。

第５図において、液晶表示素子１は、ＲＧＢの各ピクセ
ルＰで１画素αが構成されて、同一画素数でもつとも兄
かけ−りの分解能が高いモザイク状の色配置構造となっ
ている。

第６図は従来のカラー液晶表示装置の概要を説明するブ
ロック系統図であり、第５図で示した液晶表示素子１は
この第６図の１１コック系統図によってドライブされて
所定のカラー液晶表示を行なう。

第６図において、２は液晶表示素子′１の横方向１列分
の各ピクセルと一対一に対応して入力されるシリアル表
示データＳｄを保持するための表示データメモリ３と選
択された行をドライブするためにシリアル表示データと
同期をとり制御信号を出力するコラムドライバ４を用い
て前記液晶表示素子１上に所定のカラー液晶表示等を行
なうように構成される表示部である。この表示部２の各
ピクセルの形−状はほぼ正方形となっており、例えば横
１列のＲＩ’ｌＧ２’ｌＢ３”’を１画素単位とし、複
数画素単位ずつまとまってドライブされる。５はＲＧＢ
のパラレルデータトｉｐと水平向゛　期信号Ｈ５，垂直
同期信号Ｖｓ及びクロックパルスＣｐを出力するＣＲＴ
コントローラ回路（以下ｒ　ＣＲ’ｒ　Ｃ回路」という
〉、６は水平同期信号トＩＳを入力してこの水平同期信
号１」ｓがある度に行の先頭のピクセルの色別を順次選
択する選択信号を出力する色別順次選択回路、７はパラ
レルデータＨＰとクロックパルスＣｐと色別順次選択回
路６からの選択信号とを入力して前記クロックパルスＣ
ｐに基づいて横１列のＲＧＢのパラレルデータをシリア
ル表示データＳｄに変換して表示データメモリ３に出力
するパラレル／シリアル変換回路である。

このような構成において、ＣＲ１７Ｃ回路５から出力さ
れたＲＧＢのパラレルデータＨＰはパラレル／シリアル
変換回路７に、クロックパルスＣｐと共に入力する。色
別順次選択回路６からは水平同期信号Ｈｓがある度に選
択信号がパラレル／シリアル変換回路７に導かれる。こ
の結果、パラレル／シリアル変換回路７は、パラレルデ
ータＨＰを液晶表示素子１の色配置に合わせて横１列で
形成されるＲＧＢ１画素をクロックパルスＣＰに同期し
て順次シリアル表示データＳｄに変換して表示データメ
モリ３に転送する。色別順次選択回路６から選択信号が
あった時にパラレル／シリアル変換回路７は次の行の変
換を行なう。転送されたシリアル表示データＳｄは、表
示データメモリ３のメモリに一行分書込まれる。−」ラ
ムドライバ４は水平同期信号Ｈｓ（垂直同期信号Ｖｓは
初期化−５＝ の時に働く）によってシリアル表示データＳ　ｄの行切
替えと同期して（即ち色別順次選択回路６の選択信号に
同期して）その行が切替えられる。従って表示データメ
モリ３の内容とコラムドライバ４によって選択された列
９行の液晶表示素子１上に所定のカラー液晶表示が成さ
れる。

〈発明が解決しようとする問題点〉 ところでこの従来のカラー液晶表示・装置は、正方形か
ら成る各ピクセル形状を横１列に“Ｒ＋　’　＋Ｇ　２
　’　ｌ　Ｂ　３　’　”　ｌ・・・と１画素形状に形
成した形でドライブするので、第７図の従来の技術の問
題点を説明するための表示図に画素α１〜α３５と示す
ように縦横比が１：３となり表示形状が不自然となり、
液晶表示品質に問題がある（第７図は数字で「１」を表
示するために横に表示データメモリ３に記憶された１５
ピクセル「５画素」がオンにドライブされ、縦にはコラ
ムドライバ４により７行分が順次オンにドライブだ場合
を表わす）。

このような液晶表示品質の問題を解決するには、液晶画
素の各ピクセル形状を例えば正方形から長６一 方形に変更して］画素を略正方形にしたり、１行毎に］
／２ピクセルだけずらして連続する２行に渡る略正三角
形を１画素に割当てたり表示すべき形状を各ピクセルの
色配列に合せてソノＦ・つＩアで作成して表示する方法
等が考えられる。しかしながらこのようにすることは液
晶表示形状を特殊化するので汎用性に乏しく且つ制作コ
ストの面でデメリットが多くなると共に、ソフトウェア
の負担が大きくなったり、描画速度やソフトウェアの生
産性の上から見ても解決すべき問題が多く、実用化して
も高価な製品となるの℃一般的ではない。

本発明は、この従来の技術の問題点に鑑みてむされたも
のであって、従来のピクセル配列が−しゾイク形状から
成る液晶表示配列を変更することなく、ＣＲＴＣ回路か
らＲＧＢパラレルｆ−タを得て、このデータを簡単な構
成のデータ変換回路で液晶表示素子の１画素の表示がピ
クセル単位で連続する２行にまたがる三角形状／逆三角
形状となるようなシリアル表示データに変換した上で液
晶表示素子に導いてカラー液晶表示することで、表示品
質の向上を図ったカラー液晶表示装置を提供することを
目的とする。

て問題点を解決するための手段・ 一部述の目的を達成するための本発明のカラー液晶表示
装置は、Ｒ，Ｇ、Ｂのピクセルを１１位とする画素を多
数配ダ１した液晶表示素子を有する表示部と、１画素が
前記液晶表示素子−［で連続する２行に渡り三角形状又
は逆三角形状の２形状となる画素データを複数の画素単
位で連続する２行を単位として各行毎に２度づつパラレ
ルデータ出力すると共に水平同期信号・垂直同期信号・
ラッチパルス・クロックパルスを出力するＣＲＩ−コン
トローラ回路と、前記ラッチパルスにより前記パラレル
データをラッチするデータラッチ回路と、前記水平同期
信号・垂直同期信号・クロックパルスを入力して前記Ｒ
ＧＢの指定の色を選択する指示信号を出力する色選択指
示回路と、前記データラッチ回路が接続されて前記色選
択指示回路から指示信号を受けた時にラッチ出力の各画
素に共通して且つ同時に前記ＲＧ　１３の中から指定さ
れた色を選択する複数の画素色選択回路で構成された色
選択回路と、前記水平同期信号・垂直同期信号・クロッ
クパルスを入力して指定の画素を選択する指示信号を出
力する画５Ｒ選択指示回路と、前記複数の画素色選択回
路が接続されて前記画素選択指示回路から指示信号を受
けた時に画素を選択して順次シリアル表示データとして
前記表示部に出力する画素選択回路とを具備したことを
特徴とするものである。

く作用〉 本発明におけるデータ変換回路は、ＣＲＴＣ回路から一
度に供給される４画素分の１２Ｂｉｔ並列データから液
晶表示素子のピクセル配列に合わせて、゛１画素目のＲ
，Ｇ”、“°２２画素１の８　”、゛３画素目のＲ，Ｇ
”、“４画素目の８　”といった具合に周期的に選択す
る。ところで各ピクセルの配列で２行に渡る三角形状／
逆三角形状とするために、ＣＲ−ＦＣ回路からの描画デ
ータＲ，Ｇ。

Ｂ、Ｒ，・・・を画素単位で各行２度づつ得る必要があ
る。そのために液晶表示素子りの色配列に対応して画素
データ中の色データを選択する回路として色選択指示回
路と色選択回路との組合わせと、前記液晶表示素子上の
三角形状、／逆三角形状の画素構成に対応してＣＲＴ　
Ｃ回路からの並列画素データ中何番目の画素データを選
択するかを決めるための選択回路として画素選択指示回
路と画素選択回路との組合わせを夫々個別に実現する。

その上で更にこれ等を組合わせて出力論理積を得て、デ
ータビットとして１つのピクセルデータを選択し、夕日
ツクパルスに同期して順次シリアル表示データとして１
３ｉｔづつ表示部へ転送する構成とする。

尚、上述した各選択回路は、液晶表示素子上のビクヒル
の色配列の周期性を利用して周期的な動作が可能であり
、且つ選択回路は２段構成なので１つの選択回路の構成
を簡単化でき、全体的にデータの選択を簡単な回路構成
で実現していることに特徴を有する。

〈実施例〉 以下本発明の実施例を図面に基づき詳細に説明する。尚
、以下の図面において、第５図乃至第７図と重複する部
分は同一番号を付してその説明は省略する。

第１図は本発明の具体的一実施例を示すカラー液晶表示
装置のブロック線図である。

第１図において、５０はＣＦ＜王Ｃ回路である。

このＣＲＴＣ回路５０は、−麿にＲＧ　１３の３原色か
ら成る４画素分の１２Ｂｉｔ並列データから成るパラレ
ルデータＨｐを、液晶表示素子１のピクセル配列の三角
形状又は逆三角形状から成る１画素形状となるように、
その内訳が、例えば１行目については゛１画素ｒＲ＋　
’　、Ｇ２　’　Ｊ”、゛′２画素「Ｂ３Ｉｊ′”、°
°３画素ｒＲ，ｌ’　、Ｇ５　’　ｊ”、゛′４画素目
ｒＢｓ’Ｊ”より成り、２行目についＴは１ｔ１ｉｊｉ
累目ｒＢ＋　’ｉ　”、”２画１１−］ｒＲ２２１Ｇ３
２Ｊ”、°゛３３画素　ｒＢ４２Ｊ　”、“４画素目ｒ
Ｒ＝＋２．Ｇｅ２Ｊ”より成り（但しＣＲＴＣ回路から
のパラレルデータ１−ＩＰの行順序は各行表示素子のカ
ラー配列順序に関係なくＲ。

Ｇ、Ｂ、Ｒ，・・・となっている）、これ等のデータが
２度に渡り出力すると共に、水平同期信号Ｈｓ・垂直同
期信号Ｖｓ・ラッチパルスＬｐ・クロックパルスＣｐが
出力する（尚、ラッチパルスＬ　ｐはクロックパルスＣ
ｐを分周して得られるのでＣＲＴＣ回路５０の外にこの
ような機能を持たせるようにしてもよいので、本願にお
いては、このような場合も実質的にＣＲＴＣ回路５ｏが
らラッチパルスＬｐが出力される場合と同等の技術とし
て扱う）。７０はデータ変換回路である。このデータ変
換回路７０は、ＣＲＴＣ回路５０からのラッチパルスＬ
ｐによりパラレルデータＨｐをラッチするデータラッチ
回路８と選択回路とから構成される。そして選択回路は
、データラッチ回路８を介してＣＲＴＣ回路５０から一
度に供給される４画素分１２Ｂ　ｉ　ｔの上述した並列
データを周期的に選択するように構成される。このため
に、水平同期信号Ｈｓ−垂直同期信＠ｖｓ・り［ｌツク
パルスＣｐを入力してＲＡＧの３原色の内の１つの色を
１クロツクパルスＣＰ毎に選択する指示信号を出力する
色選択指示回路９とこの指示信号に基づいて色選択する
色選択回路１０の組合わせと、同じく水平同期信号Ｈｓ
・垂直同期信号Ｖｓ・クロックパルスＣｐを入力して指
定の画素を１りＯツクパルスＣｐ毎に選択する指示信号
を出力する画素選択指示回路１１とこの指示信号に基づ
いて画素選択する画素選択回路１２の組合わせとが、夫
々論理積で組合わせて用いられ、クロックパルスＣＰに
同期して順次ＩＢｉｔづつシリアル表示データＳｄとし
て選択され表示部２−の表示データメモリ３へ転送され
るように成っている。ここで、色選択回路１０は複数の
画素色選択回路（データラッチ回路から出力される画素
数に対応しこの実施例においては４つ）、即ち第１画素
色選択回路１０８〜第４画素色選択回路１０°ｄで構成
され、例えば第１画素色選択回路１０ａにおいては、デ
ータラッチ回路８から対応する第１画素Ｒ７１゜Ｇ２　
’　＋　Ｂ’＋　２のラッチ出力を入力し、色選択指示
回路９から色選択の指示信号を受けた時に第１画素中の
指定の色を後述する動作によって選択する（、以下の回
路も同様の動作）。画素選択回路１−．１３− ２は色選択回路１０から画素単位で選択された色の出力
を入力して画素選択指示回路１１から指定の画素を選択
する指示信号を受けた時に動作して選択した画素の色を
シリアル表示データＳｄとして表示部２′の表示データ
メモリ３に転送する。

このようにして１行分の全てが転送されると、水平同期
信号ｌ−１ｓにより次の行に切替わり、同様の動作が繰
り返される。尚、１３は水平同期信号Ｈ５・垂直同期信
号Ｖｓ・クロックパルスＣｐを入力してシリアル表示デ
ータＳ、ａと同期をとり表示部２′の液晶表示素子１の
選択した行をドライブするための制御信号を出力する制
御信号発生回路（第６図のコラムドライバ部分に当る。

ここでは説明上表示部２′から取出した形で表わす）で
ある。ここで垂直同期信号Ｖｓは、制御信号発生用の他
に両選択（指示）回路を初期化し、液晶表示素子の左上
隅の初期表示位置を指定するために用いられている。

このような構成のデータ変換回路７０の動作を更に第２
図乃至第４図の本発明の説明に供する図を用いて詳細に
説明する。

第２図（Ａ）の第１画素色選択回路１０ａにおける動作
は、ｔｌ’Ｈ１，７，・・・行目）において１゜２クロ
ツクパルスＣｐで、色選択指示回路９からの、例えば第
３図のタイムチャート（ａ）〜（Ｃ）に示すように、ク
ロックパルスＣｐに同期した指示信号に応じて、１２Ｂ
＋ｔの４画素分のラッチ入力から、１画素分の１行目の
データビットがＲ＋’→Ｇ２’の色が選択される。同様
にして第２画素色選択回路１０ｂにおける動作は３番目
のクロックパルスＣＰに同期した指示信号に応じて、１
２Ｂ　ｉ　ｔの４画素分のラッチ入力から８３＋が選択
される。同様にして第３画素色選択回路１０Ｃにおける
動作は４，５番目のクロックパルスＣｐに同期した指示
信号に応じて、１２Ｂｉｔの４画素分のラッチ入力から
Ｒ４’−→０５’の色が選択される。同様にして第４画
素色選択回路１０ｄにおける動作は６番目のクロックパ
ルスＣｐに同期した指示信号に応じて、１２［３ｉｔの
４画素分のラッチ入力から８６’の色が選択される（他
の行の場合第２図に示すようにＢ、Ｒ→Ｇ１・・・や、
Ｇ−＋Ｂ、Ｒ，・・・等となる）。このようにして１〜
４画素の各色は６つのクロックで選択されてその都疾画
素選択回路１２に出力され次の１２Ｂｉｔの４画素分が
入力して同様の選択が繰り返される。

このようにして１行目の全てが選択されると、水平同期
信号Ｈｓによって制御信号発生回路１３カ）ら制御信号
が発せられて行の選択切替えが行なわれて第２図（Ａ）
の（１１＋（２，８，・・・行［１）に示すような選択
動作が行なわれる（以下同様）。

画素選択指示回路１１は、色選択指示回路９で選択され
た４画素分の“ＲＩＴ又は“Ｇ″′又は１１　Ｂ　１１
の表示データからＩＢｉｔを選択するための信号を発生
する。選択は例えば″”Ｒ，Ｇ”と“Ｂ　１１のように
、２色及び１色の２とおりとなる。

第２図＜Ｂ）において画素選択回路１２の（１）（１，
３，・・・行目）の動作は、画素選択指示回路１１から
の指示信号に応じて、例えば、第３図のタイムチャート
（ｄ）〜（９）に示すように、各クロックパルスＣｐに
同期して動作する。即ち、１．２クロツクパルスＣｐで
第１画素色選択回路１０ａ　（１ｓｔ）（７）Ｒ＋　’
　、にｉ２’　を選択し、３り０ツクパルスＣＰ″ｃ第
２画素色選択回路１０ｂ（２ｎｄ）の８３　’を選択し
、４．５クロツクパルスＣｐで第３画素色選択回路１０
Ｃ（３ｒｄ）（７）Ｒ４’　、Ｇ５１を選択し、６クロ
ツクパルスＣｐで第４画素色選択回路１０ｃ（４ｔｈ）
の８６１を選択する。以後順次、７．８クロツクパルス
Ｃｐで１ｓｔのＲｖ　’　＋　Ｇ　ｅ　’　Ｎ　９クロ
ツクパルスＣｐで２ｎｄのＢ　ｓ　’　ｚ・・・と選択
していく。このようにして１行目の全てが選択されると
、水平同期信号Ｈｓによって制御ｌｌ信号発生回路１３
がら制御信号が発せられて行の選択切替えが行なわれて
（ｌｌＮ２，４．・・・行目）の動作・・・、となる（
以下同様）。

以上２つの選択回路の出力論理積で決定・選択されたデ
ータビットは第３図（ｈ）に示すようにＲＩ’１０２’
ｌＢ３’１Ｒ１１’、Ｇ５’１Ｂ６１、・・・のシリア
ル表示データＳｄとなって表示部２−の表示データメモ
リ３に転送される。

従来の技術の第７図に対応させて第４図に、数字［１Ｊ
の表示を、横に５画素で縦に７画素で全体を３５５画素
液晶表示した場合を表わす。第４図の、 第１画素β１は、ｌｌＲ，ｌ　・Ｇ２’　・Ｂ　、　２
１１゜第２画素β２は、“Ｒ２’　・Ｇ３２・８３”’
。

第３画素β３は、“Ｒ４ｌ−Ｇ５１・Ｂ４２Ｉ＋。

第４画素β４は、“Ｒ５２・Ｇ６２・Ｂ　ｅ　’　”　
＋第５画素β５は、“Ｒ７１・Ｇｅ’　・８７２１１゜
第１画素β３５は、 ｔｉＲ７１３・ＧθＩ３・ｌ’３？Ｉ４”と、三角形状
と逆三角形状との組合わせで表示される。これより従来
の長方形型に比べて表示品質が向−ｈすることが判る。

〈発明の効果〉 以上、実施例と共に具体的に本発明を説明したように液
晶表示素子の１画素を三角形状と逆三角形状として相互
に組合わせて表示する本発明のカラー液晶表示装置によ
れば、ＣＲＴＣ回路からの出力順序にかかわらず、１画
素の構成を前記三角形状及び逆三角形状とするためのデ
ータラッヂ回路〜画素選択回路から成るデータ変換回路
の内で選択回路を２段構成とすることにより夫々の１！
１路構成を簡単化できるので相対的に複Ｍなデータの選
択が簡単に実現できる。即ち、ＣＲＴ　Ｃ回路からデー
タ変換回路へのデータ入力は液晶表示素子の画素単位で
各行２洩づつ行ないハードウェアの構成でピクセル単位
で２行に渡る画素を構成するので、データメモリを１行
分追加して使用する必要性が無い。従って簡単に従来の
横長形状に比べて縦長形状の表示が可能となり、従来の
ピクセル配列がモザイクタイプであるカラー液晶表示素
子を使用して表示品質の改善、即ち、簡単且つ比較的安
価に向上させることができるとい゛う効果がある。

【図面の簡単な説明】

第１図は本発明の具体的一実施例を示すカラー液晶表示
装置のブロック線図、第２乃至第４図は本発明の説明に
供する図、第５図は液晶表示素子の色配置図、第６図は
従来のカラー液晶表示装置の概要を説明するブロック系
統図、第７図は従来の技術の問題点を説明するための表
示図である。 １・・・液晶表示素子、２・・・表示部、５・・・ＣＲ
Ｔコントローラ回路（ＣＲＴＣ回路）、６・・・パラレ
ル／シリアル変換回路、７・・・色別順次選択回路、８
・・・データラッチ回路、９・・・色選択指示回路、１
０・・・色選択回路、１１・・・画素選択指示回路、１
２・・・画素選択回路、１３・・・制御信号発生回路。 第３図 （４）；　ｌｓｆ、　２４３ｔ４　Ｊｍ　Ｑ第５図 （＆、１＝）ａ　　　　　（ビワ。）Ｐ耐￥−彊−７

Claims (1)

【特許請求の範囲】
1. Ｒ、Ｇ、Ｂのピクセルを１単位とする画素を多数配列し
   た液晶表示素子を有する表示部と、１画素が前記液晶表
   示素子上で連続する２行に渡り三角形状又は逆三角形状
   の２形状となる画素データを複数の画素単位で連続する
   ２行を単位として各行毎に２度づつパラレルデータ出力
   すると共に水平同期信号・垂直同期信号・ラッチパルス
   ・クロックパルスを出力するＣＲＴコントローラ回路と
   、前記ラッチパルスにより前記パラレルデータをラッチ
   するデータラッチ回路と、前記水平同期信号・垂直同期
   信号・クロックパルスを入力して前記ＲＧＢの指定の色
   を選択する指示信号を出力する色選択指示回路と、前記
   データラッチ回路が接続されて前記色選択指示回路から
   指示信号を受けた時にラッチ出力の各画素に共通して且
   つ同時に前記ＲＧＢの中から指定された色を選択する複
   数の画素色選択回路で構成された色選択回路と、前記水
   平同期信号・垂直同期信号・クロックパルスを入力して
   指定の画素を選択する指示信号を出力する画素選択指示
   回路と、前記複数の画素色選択回路が接続されて前記画
   素選択指示回路から指示信号を受けた時に画素を選択し
   て順次シリアル表示データとして前記表示部に出力する
   画素選択回路とを具備したことを特徴とするカラー液晶
   表示装置。