JPH0725827Y2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0725827Y2 JPH0725827Y2 JP1986200956U JP20095686U JPH0725827Y2 JP H0725827 Y2 JPH0725827 Y2 JP H0725827Y2 JP 1986200956 U JP1986200956 U JP 1986200956U JP 20095686 U JP20095686 U JP 20095686U JP H0725827 Y2 JPH0725827 Y2 JP H0725827Y2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- crystal display
- data
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、表示部として赤（Ｒ），緑（Ｇ），青（Ｂ）
の３原色の各カラードット（以下「ピクセル」という）
から成る液晶表示素子を用いた液晶表示装置に係わり、
特にR,G,Bの各ピクセルを夫々独立した１最小描画単位
（以下「１画素」という）とした上で、この１画素を多
数配列することで高品位表示を行なう液晶表示装置に関
する。
の３原色の各カラードット（以下「ピクセル」という）
から成る液晶表示素子を用いた液晶表示装置に係わり、
特にR,G,Bの各ピクセルを夫々独立した１最小描画単位
（以下「１画素」という）とした上で、この１画素を多
数配列することで高品位表示を行なう液晶表示装置に関
する。
〈従来の技術〉 以下図面を用いて従来の技術の概要を説明する。
第３図は従来の液晶表示装置のブロック系統図である。
第３図，第４図において、１はR,G,Bの各ピクセルが規
則的に配列し、このピクセルがロードライバ1a1とカラ
ムドライバ1a2とから成るドライバ回路1aで順次駆動さ
れて、所定の画像を表示する構成の液晶表示素子1bを有
する表示部である。２はグラフィックコントローラ2aと
フレームメモリ2bとから成るCRTコントローラ回路（以
下「CRTC回路」という）である。ここで、グラフィック
コントローラ2aは、CPU3によって動作を開始して表示タ
イミングのための制御信号である例えば水平同期信号HS
と垂直同期信号VSとを出力する。又、フレームメモリ2b
は、R,G,Bの３原色から成る表示データを記憶し、液晶
表示素子1bに所定の画像を表示する為に、R,G,Bの３原
色の該当する表示データ（ここではCRTC回路２内におい
て行によって異なる色配列の入替え等がソフトウェア処
理されて液晶表示素子1bで表示される場合に四角く囲っ
た１行目がR1 1，G2 1，B3 1，…、２行目がB1 2，R2 2，
G3 2，…、３行目がR1 3，G2 3，B3 3，…となる。但し、添
字は説明のために付けたものである）がグラフィックコ
ントローラ2aによって読み出され、例えば第１画素デー
タをR1 1，G2 1，B3 1／第２画素をR4 1，G5 1，B6 1／第３画
素データをR7 1，G8 1，B9 1／第４画素をR10 1，G11 1，B12
1とした４画素・12ビット分（但しこれに限定されな
い）のパラレルデータから成る画素データGdを出力す
る。４は画素データGdを表示に適したデータに処理して
ロードライバ1a1にシリアルなドライブ信号Sdを出力す
る例えば前記４画素分の画像データGdを処理する12ビッ
ト構成から成るシフトレジスタ4aを有する表示データ処
理部である。この時、フレームメモリ2bのR,G,B表示デ
ータは夫々液晶表示素子1b上の各R,G,Bピクセルに対応
しており、今この従来の技術においてはR,G,Bの各ピク
セルをまとめて、１最小カラー描画単位（以下「１カラ
ー画素」という）とすれば、第３図に前記したように四
角で示すような囲んだ部分となる。
則的に配列し、このピクセルがロードライバ1a1とカラ
ムドライバ1a2とから成るドライバ回路1aで順次駆動さ
れて、所定の画像を表示する構成の液晶表示素子1bを有
する表示部である。２はグラフィックコントローラ2aと
フレームメモリ2bとから成るCRTコントローラ回路（以
下「CRTC回路」という）である。ここで、グラフィック
コントローラ2aは、CPU3によって動作を開始して表示タ
イミングのための制御信号である例えば水平同期信号HS
と垂直同期信号VSとを出力する。又、フレームメモリ2b
は、R,G,Bの３原色から成る表示データを記憶し、液晶
表示素子1bに所定の画像を表示する為に、R,G,Bの３原
色の該当する表示データ（ここではCRTC回路２内におい
て行によって異なる色配列の入替え等がソフトウェア処
理されて液晶表示素子1bで表示される場合に四角く囲っ
た１行目がR1 1，G2 1，B3 1，…、２行目がB1 2，R2 2，
G3 2，…、３行目がR1 3，G2 3，B3 3，…となる。但し、添
字は説明のために付けたものである）がグラフィックコ
ントローラ2aによって読み出され、例えば第１画素デー
タをR1 1，G2 1，B3 1／第２画素をR4 1，G5 1，B6 1／第３画
素データをR7 1，G8 1，B9 1／第４画素をR10 1，G11 1，B12
1とした４画素・12ビット分（但しこれに限定されな
い）のパラレルデータから成る画素データGdを出力す
る。４は画素データGdを表示に適したデータに処理して
ロードライバ1a1にシリアルなドライブ信号Sdを出力す
る例えば前記４画素分の画像データGdを処理する12ビッ
ト構成から成るシフトレジスタ4aを有する表示データ処
理部である。この時、フレームメモリ2bのR,G,B表示デ
ータは夫々液晶表示素子1b上の各R,G,Bピクセルに対応
しており、今この従来の技術においてはR,G,Bの各ピク
セルをまとめて、１最小カラー描画単位（以下「１カラ
ー画素」という）とすれば、第３図に前記したように四
角で示すような囲んだ部分となる。
ここで、ロードライバ1a1，カラムドライバ1a2は、垂直
同期信号Vsによって初期化され、液晶表示素子1bの左上
隅の初期位置（図ではＲから始まる位置）を指示する信
号を液晶表示素子1bに出力する。水平同期信号Hsはドラ
イブ信号Sdと同期して行の切替動作を行なう。従ってロ
ードライバ1a1の内容とカラムドライバ1a2によって選択
された行の表示が液晶表示素子1b上で形成される。
同期信号Vsによって初期化され、液晶表示素子1bの左上
隅の初期位置（図ではＲから始まる位置）を指示する信
号を液晶表示素子1bに出力する。水平同期信号Hsはドラ
イブ信号Sdと同期して行の切替動作を行なう。従ってロ
ードライバ1a1の内容とカラムドライバ1a2によって選択
された行の表示が液晶表示素子1b上で形成される。
このような構成において、12ビット構成のシフトレジス
タ4aは、CRTC回路２から４画素分の画素データGdを液晶
表示素子１の色配置に合わせて横１列で順次ドライブ信
号Sdに変換してロードライバ1a1に転送する。この結
果、液晶表示素子1bは、ロードライバ1a1によりドライ
ブ信号Sdに基づいて４画素分ずつ分割した形で１行分が
書込まれる。このようにして１行分の転送が全て終了す
ると、水平同期信号Hsに基づきカラムドライバ1a2によ
り次ぎの行にシフトされると共にロードライバ1a1が最
初の状態となり、シフトレジスタ4aから２行目の４画素
分の画素データGdが転送される。このようにして以下順
次４画素分ずつ画素データが転送されることで最終的
に、所定の画像が液晶表示素子1b上に表示される。
タ4aは、CRTC回路２から４画素分の画素データGdを液晶
表示素子１の色配置に合わせて横１列で順次ドライブ信
号Sdに変換してロードライバ1a1に転送する。この結
果、液晶表示素子1bは、ロードライバ1a1によりドライ
ブ信号Sdに基づいて４画素分ずつ分割した形で１行分が
書込まれる。このようにして１行分の転送が全て終了す
ると、水平同期信号Hsに基づきカラムドライバ1a2によ
り次ぎの行にシフトされると共にロードライバ1a1が最
初の状態となり、シフトレジスタ4aから２行目の４画素
分の画素データGdが転送される。このようにして以下順
次４画素分ずつ画素データが転送されることで最終的
に、所定の画像が液晶表示素子1b上に表示される。
ところで、テレビ，カラーモニタ等のようにカラー表示
する液晶表示素子1bは、同一画素数で最も見かけ上の分
解能が高いモザイクタイプの色配置構造となっている
が、各ピクセルのピッチが大きく、又至近距離から見る
用途に使用されることが多いために、１カラー画素が目
立ち、その配列方法が問題となる。そこで、電子材料
「三角カラートリオ,240×252ドット液晶テレビパネ
ル」66〜67頁（1986.2.発行）（以下「資料」という）
にはそのための解決技術が発表されている。
する液晶表示素子1bは、同一画素数で最も見かけ上の分
解能が高いモザイクタイプの色配置構造となっている
が、各ピクセルのピッチが大きく、又至近距離から見る
用途に使用されることが多いために、１カラー画素が目
立ち、その配列方法が問題となる。そこで、電子材料
「三角カラートリオ,240×252ドット液晶テレビパネ
ル」66〜67頁（1986.2.発行）（以下「資料」という）
にはそのための解決技術が発表されている。
第４図（Ａ）〜（Ｅ）はここに記載される液晶表示素子
のカラー画素配列図である。
のカラー画素配列図である。
第４図（Ａ）は液晶表示素子1bのR,G,B各ピクセルが新
規な三角形状から成るカラー画素配列となっている場合
（カラーライン２行に渡り１カラー画素が同時に表示さ
れる）であり、テレビ等の用途では良い結果を得ること
ができる。第４図（Ｂ）は各ピクセルが斜めモザイク形
形状配列となっており、その駆動方法をカラーライン２
行に渡って１カラー画素表示することで実質的に変形三
角形状配列としている場合である。第４図（Ｃ）は各ピ
クセルがストライプ配列で縦形形状配列となっている場
合で１カラー画素は横３ピクセルで形成される。第４図
（Ｄ）は第４図（Ｂ）と同様になっている場合でR,G,B
ピクセルが１カラー画素ずつずれて配列・駆動されるの
で対角線上に同色が配列される。第４図（Ｅ）は１カラ
ー画素をR,G,B,Gの４ピクセルで構成して、これ等各ピ
クセルを矩形形状配列となっている場合で、Ｇの輝度が
得がたい表示素子で解像度が勝れる方法として用いられ
ている。
規な三角形状から成るカラー画素配列となっている場合
（カラーライン２行に渡り１カラー画素が同時に表示さ
れる）であり、テレビ等の用途では良い結果を得ること
ができる。第４図（Ｂ）は各ピクセルが斜めモザイク形
形状配列となっており、その駆動方法をカラーライン２
行に渡って１カラー画素表示することで実質的に変形三
角形状配列としている場合である。第４図（Ｃ）は各ピ
クセルがストライプ配列で縦形形状配列となっている場
合で１カラー画素は横３ピクセルで形成される。第４図
（Ｄ）は第４図（Ｂ）と同様になっている場合でR,G,B
ピクセルが１カラー画素ずつずれて配列・駆動されるの
で対角線上に同色が配列される。第４図（Ｅ）は１カラ
ー画素をR,G,B,Gの４ピクセルで構成して、これ等各ピ
クセルを矩形形状配列となっている場合で、Ｇの輝度が
得がたい表示素子で解像度が勝れる方法として用いられ
ている。
〈考案が解決しようとする問題点〉 ところでこの従来の液晶表示装置における各表示形態
は、計器表示等のように直線パターンが多いようなもの
に使用用途を限定した場合においては以下のような問題
がある。
は、計器表示等のように直線パターンが多いようなもの
に使用用途を限定した場合においては以下のような問題
がある。
第４図（Ａ）は三角形状から成るカラー画素配列となっ
ているので直線部分がギザギザになり、表示品質が劣化
する。更に１行毎に1/2ピクセルだけずらして２行に渡
る三角形を１画素に割当るのは、液晶表示素子の形状を
特殊化するので汎用性に乏しく且つ製作コストの面でデ
メリットが多くなると共に、ソフトウェアの負担が大き
くなり、描画速度やソフトウェアの生産性の上から見て
も解決すべき問題が多く、実用化しても高価な製品とな
る。
ているので直線部分がギザギザになり、表示品質が劣化
する。更に１行毎に1/2ピクセルだけずらして２行に渡
る三角形を１画素に割当るのは、液晶表示素子の形状を
特殊化するので汎用性に乏しく且つ製作コストの面でデ
メリットが多くなると共に、ソフトウェアの負担が大き
くなり、描画速度やソフトウェアの生産性の上から見て
も解決すべき問題が多く、実用化しても高価な製品とな
る。
第４図（Ｂ）は第４図（Ａ）で示すような液晶表示素子
の形状を特殊化するので汎用性に乏しく且つ製作コスト
の面でデメリットが多くなる等の問題点はないものの、
それ以外の問題点においては略同様のものがある。特に
表示の面から第５図の従来の技術の問題点の説明に供す
る図を用いて詳細に説明する。第５図＜ｉ＞，＜ii＞
は、横に直線を形成する場合であり、図のように画素が
偶数で駆動される場合（奇数だと横部分において凹凸が
でる）は特に問題とはならない。第５図＜iii＞
（ａ），（ｂ）のように縦に直線を形成する場合には直
線部分がギザギザになることが判る。第５図＜iv＞
（ａ），（ｂ）は表示計器の指針部分を示す三角形の矢
印の組合せ等のような複雑な形状を有する場合である
が、図の（ａ）においては左側の縦の直線部分がギザギ
ザになると共に、図の（ａ），（ｂ）の相対する面の矢
印を示す表示においては表示品質は大きく劣化する（表
示面積が小さくなると意味がわからなくなる場合もあ
る）ことが判る。
の形状を特殊化するので汎用性に乏しく且つ製作コスト
の面でデメリットが多くなる等の問題点はないものの、
それ以外の問題点においては略同様のものがある。特に
表示の面から第５図の従来の技術の問題点の説明に供す
る図を用いて詳細に説明する。第５図＜ｉ＞，＜ii＞
は、横に直線を形成する場合であり、図のように画素が
偶数で駆動される場合（奇数だと横部分において凹凸が
でる）は特に問題とはならない。第５図＜iii＞
（ａ），（ｂ）のように縦に直線を形成する場合には直
線部分がギザギザになることが判る。第５図＜iv＞
（ａ），（ｂ）は表示計器の指針部分を示す三角形の矢
印の組合せ等のような複雑な形状を有する場合である
が、図の（ａ）においては左側の縦の直線部分がギザギ
ザになると共に、図の（ａ），（ｂ）の相対する面の矢
印を示す表示においては表示品質は大きく劣化する（表
示面積が小さくなると意味がわからなくなる場合もあ
る）ことが判る。
第４図の説明に戻る。
第４図（Ｃ），（Ｄ）は各ピクセルを横１列に１画素単
位で形成してドライブするので、直線は良く表示できる
ものの縦横方向の表示分解能が異なってしまう（表示型
態が不自然となり、液晶表示品質上問題がある）。加え
て第４図（Ｄ）は上記第４図（Ｂ）の時のようにR,G,B
の配列がライン毎に代るので、駆動時に色信号シフト等
回路技術を用いる必要がある。第４図（Ｅ）は１カラー
画素が４ピクセルで構成されているために表示分解能が
犠牲になる。
位で形成してドライブするので、直線は良く表示できる
ものの縦横方向の表示分解能が異なってしまう（表示型
態が不自然となり、液晶表示品質上問題がある）。加え
て第４図（Ｄ）は上記第４図（Ｂ）の時のようにR,G,B
の配列がライン毎に代るので、駆動時に色信号シフト等
回路技術を用いる必要がある。第４図（Ｅ）は１カラー
画素が４ピクセルで構成されているために表示分解能が
犠牲になる。
更にカラー液晶表示全体に言えることであるが、計器表
示の用途からみた場合は、原状においては表示分解能の
点からみて不足である。
示の用途からみた場合は、原状においては表示分解能の
点からみて不足である。
本考案は、この従来の技術の特に第４図（Ｂ）の問題点
に鑑みてなされたものであって、従来のピクセル配列を
変更することなく（モザイク状から成る液晶表示配列を
変更することなく）、且つ一般に市販される安価なCRTC
回路を用い、このCRTC回路からの画像データをそのまま
用いて特別なソフトウェアを必要とせず、表示データ処
理部のハードウェアの構成によって液晶表示素子の１画
素を１ピクセルとして、表示品質の向上と高速描画を可
能とする液晶表示装置を提供することを目的とする。
に鑑みてなされたものであって、従来のピクセル配列を
変更することなく（モザイク状から成る液晶表示配列を
変更することなく）、且つ一般に市販される安価なCRTC
回路を用い、このCRTC回路からの画像データをそのまま
用いて特別なソフトウェアを必要とせず、表示データ処
理部のハードウェアの構成によって液晶表示素子の１画
素を１ピクセルとして、表示品質の向上と高速描画を可
能とする液晶表示装置を提供することを目的とする。
〈問題点を解決するための手段〉 このような目的を達成するために、本考案は、行を指定
するカラムドライバとシフトレジスタの出力する画素デ
ータに基づいて列を指定するロードライバをCRTコント
ローラによって制御し、液晶表示素子を構成するＲ、
Ｇ、Ｂの各画素をオン／オフして表示動作を行う液晶表
示装置において、 前記液晶表示素子の各画素毎に前記CRTコントローラの
制御に基づいてＲ、Ｇ、Ｂのデータを出力するフレーム
メモリと、 前記液晶表示素子の画素を指定するアドレスに基づいて
前記Ｒ、Ｇ、Ｂのデータから前記画素の色に対して必要
とするデータを選択し、前記シフトレジスタに出力する
選択回路を設け、 各画素に対応した前記フレームメモリのＲ、Ｇ、Ｂデー
タに基づいて前記液晶表示素子の画素をオン／オフする
ことを特徴としている。
するカラムドライバとシフトレジスタの出力する画素デ
ータに基づいて列を指定するロードライバをCRTコント
ローラによって制御し、液晶表示素子を構成するＲ、
Ｇ、Ｂの各画素をオン／オフして表示動作を行う液晶表
示装置において、 前記液晶表示素子の各画素毎に前記CRTコントローラの
制御に基づいてＲ、Ｇ、Ｂのデータを出力するフレーム
メモリと、 前記液晶表示素子の画素を指定するアドレスに基づいて
前記Ｒ、Ｇ、Ｂのデータから前記画素の色に対して必要
とするデータを選択し、前記シフトレジスタに出力する
選択回路を設け、 各画素に対応した前記フレームメモリのＲ、Ｇ、Ｂデー
タに基づいて前記液晶表示素子の画素をオン／オフする
ことを特徴としている。
〈実施例〉 以下本考案を第１図の本考案の具体的一実施例を示す液
晶表示装置のブロック線図に基づき説明する。尚、第１
図において第３図と重複する部分は同一番号を付してそ
の説明は省略する。
晶表示装置のブロック線図に基づき説明する。尚、第１
図において第３図と重複する部分は同一番号を付してそ
の説明は省略する。
第１図において、40は液晶表示素子1bのR,G,Bのいずれ
か１ピクセルが独立した１つの画素として点滅して、任
意の図形を表示することが可能なドライブ信号Sdaを出
力する、選択回路40b及びシフトレジスタ（出力インタ
ーフェイス）40aから成る表示データ処理部である。
か１ピクセルが独立した１つの画素として点滅して、任
意の図形を表示することが可能なドライブ信号Sdaを出
力する、選択回路40b及びシフトレジスタ（出力インタ
ーフェイス）40aから成る表示データ処理部である。
選択回路40bは、グラフィックコントローラ2aによって
導き出されたフレームメモリ2bからのR,G,Bから成る例
えば前記従来の技術の時と同様の４画素分の画素データ
（以下同様）Gdと、グラフィックコントローラ2aからの
制御信号である液晶表示素子1bの１画素を構成するピク
セルの位置を指示するアドレス信号Adを入力し、画素デ
ータGdからＲ、Ｇ、Ｂを選択する。
導き出されたフレームメモリ2bからのR,G,Bから成る例
えば前記従来の技術の時と同様の４画素分の画素データ
（以下同様）Gdと、グラフィックコントローラ2aからの
制御信号である液晶表示素子1bの１画素を構成するピク
セルの位置を指示するアドレス信号Adを入力し、画素デ
ータGdからＲ、Ｇ、Ｂを選択する。
画素データGdは、４画素分であるから先頭アドレスを指
定すれば４画素のＲ、Ｇ、Ｂが選択されることになる。
定すれば４画素のＲ、Ｇ、Ｂが選択されることになる。
この時、入力される平行同期信号及Hsび垂直同期信号Vs
は表示タイミングの基準となる。
は表示タイミングの基準となる。
シフトレジスタ40aは、選択回路40bで選択された４画素
分（４ピクセル分）の画素データGdに基づくドライブ信
号Sdaをロードライバ1a1に出力する。
分（４ピクセル分）の画素データGdに基づくドライブ信
号Sdaをロードライバ1a1に出力する。
このように表示データ処理部を構成することで、液晶表
示装置全体の動作は次ぎのようになる。
示装置全体の動作は次ぎのようになる。
垂直同期信号Vsは選択回路40b,ロードライバ1a1，カラ
ムドライバ1a2を初期化する。この結果、カラムドライ
バ1a2は、例えば、液晶表示素子1bの左上隅の初期位置
（Ｒを最初とする４画素分）を指示する信号を液晶表示
素子1bに出力する。水平同期信号Hsは、ドライブ信号Sd
と同期して行の切替動作を行なう（最初は第１行目を選
択する）。従って、カラムドライバ1a2によって選択さ
れた行に、ドライブ信号Sdaによるロードライバ1a1から
の信号で、最初の４画素分の内容が液晶表示素子1bに表
示される事となる。
ムドライバ1a2を初期化する。この結果、カラムドライ
バ1a2は、例えば、液晶表示素子1bの左上隅の初期位置
（Ｒを最初とする４画素分）を指示する信号を液晶表示
素子1bに出力する。水平同期信号Hsは、ドライブ信号Sd
と同期して行の切替動作を行なう（最初は第１行目を選
択する）。従って、カラムドライバ1a2によって選択さ
れた行に、ドライブ信号Sdaによるロードライバ1a1から
の信号で、最初の４画素分の内容が液晶表示素子1bに表
示される事となる。
今、フレームメモリ2bから読み出された４画素分の画素
データGdを液晶表示素子1bのピクセルの点灯／非点灯を
表わす４画素分のデジタル信号Ri，Gi，Biとする。
データGdを液晶表示素子1bのピクセルの点灯／非点灯を
表わす４画素分のデジタル信号Ri，Gi，Biとする。
選択回路40bは、グラフィックコントローラ2aからのア
ドレス信号Adにより、対応する４画素分の４ピクセルの
色に対応する４画素分の画素データGdの夫々のRi，Gi，
Biの内の１つが選択されてシフトレジスタ40aに転送さ
れる。
ドレス信号Adにより、対応する４画素分の４ピクセルの
色に対応する４画素分の画素データGdの夫々のRi，Gi，
Biの内の１つが選択されてシフトレジスタ40aに転送さ
れる。
例えば、第１画素である液晶表示素子1bの１行目の第１
ピクセル（左上Ｒ）についてみる。画素データGdのRi，
Gi，Biの内からこれに対応するRiをアドレス信号Adによ
って選択し、このRiをシフトレジスタ40aを介してロー
ドライバ1a1に導く。ロードライバ1a1の例えばメモリは
この信号を記憶した後に出力する（即ち、ロードライバ
1a1の最初の欄が埋められ、次ぎの欄が待機状態とな
り、ドライバ信号Sdaを待つ）。従って、液晶表示素子1
bは左上のデータＲをRiのデータに従って点灯又は非点
灯表示する。この時、他のデータGi，Biは放置する。
ピクセル（左上Ｒ）についてみる。画素データGdのRi，
Gi，Biの内からこれに対応するRiをアドレス信号Adによ
って選択し、このRiをシフトレジスタ40aを介してロー
ドライバ1a1に導く。ロードライバ1a1の例えばメモリは
この信号を記憶した後に出力する（即ち、ロードライバ
1a1の最初の欄が埋められ、次ぎの欄が待機状態とな
り、ドライバ信号Sdaを待つ）。従って、液晶表示素子1
bは左上のデータＲをRiのデータに従って点灯又は非点
灯表示する。この時、他のデータGi，Biは放置する。
次ぎに第２画素である液晶表示素子1bの１行目の第２ピ
クセル（左上Ｇ）についてみる。画素データGdのRi，
Gi，Biの内からこれに対応するGiを次ぎのアドレス信号
Adによって選択し、このGiをシフトレジスタ40aを介し
てローアドレス1a1の２番目に記憶された後に出力す
る。従って、液晶表示素子1bは左上２番目のデータＧ
は、Giのデータに従って点灯又は非点灯表示する。この
時他のデータRi，Biは放置される。
クセル（左上Ｇ）についてみる。画素データGdのRi，
Gi，Biの内からこれに対応するGiを次ぎのアドレス信号
Adによって選択し、このGiをシフトレジスタ40aを介し
てローアドレス1a1の２番目に記憶された後に出力す
る。従って、液晶表示素子1bは左上２番目のデータＧ
は、Giのデータに従って点灯又は非点灯表示する。この
時他のデータRi，Biは放置される。
以下、同様にして第３画素，第４画素が最初の画素デー
タGdの夫々のRi，Gi，Biの内からこれに対応するBi，Ri
をアドレス信号Adによって選択し、シフトレジスタ40a
を介してローアドレス1a1の3,4番目に記憶された後に出
力する。従って、液晶表示素子1bの左上3,4番目のデー
タB,Rは、Bi，Riのデータに従って夫々点灯又は非点灯
表示する。
タGdの夫々のRi，Gi，Biの内からこれに対応するBi，Ri
をアドレス信号Adによって選択し、シフトレジスタ40a
を介してローアドレス1a1の3,4番目に記憶された後に出
力する。従って、液晶表示素子1bの左上3,4番目のデー
タB,Rは、Bi，Riのデータに従って夫々点灯又は非点灯
表示する。
この最初の４画素データがシフトレジスタ40aから出力
された後に次ぎのアドレス信号Adにより次ぎの４画素デ
ータが選択回路40aで画素データGdの対応する色により
選択され、出力される。
された後に次ぎのアドレス信号Adにより次ぎの４画素デ
ータが選択回路40aで画素データGdの対応する色により
選択され、出力される。
このようにして１行分が書込まれてこの行の転送が全て
終了すると、水平同期信号Hsによりカラムドライバ1a2
が動作して、次ぎの行にシフトされると共にロードライ
バ1a1が最初の状態（初期化された状態）となり、図で
はB,R,…の４画素分について同様の上記動作が行なわれ
る。このようにして順次以下の行についての表示動作が
行われ、最終的に所定の画像が液晶表示素子1b上に表示
される。
終了すると、水平同期信号Hsによりカラムドライバ1a2
が動作して、次ぎの行にシフトされると共にロードライ
バ1a1が最初の状態（初期化された状態）となり、図で
はB,R,…の４画素分について同様の上記動作が行なわれ
る。このようにして順次以下の行についての表示動作が
行われ、最終的に所定の画像が液晶表示素子1b上に表示
される。
この時の表示の具体的な例を第２図の第５図に対応する
本考案の表示例の説明に供する図に示す。
本考案の表示例の説明に供する図に示す。
第２図において、＜ｉ＞〜＜iii＞は第５図＜ｉ＞〜＜i
i＞に対応する横に直線を形成する場合で、スペース的
な事以外は特に変化もなく問題とはならない。第２図＜
iv＞（ａ），（ｂ）は第５図＜iii＞（ａ），（ｂ）に
対応する縦に直線を形成する場合であるが、第５図＜ii
i＞の直線部分がギザギザとなる表示は改善されている
ことが判る。第２図＜ｖ＞（ａ），（ｂ）は第５図＜iv
＞（ａ），（ｂ）に対応する例えば三角形を表わす場合
であるが、非常にスッキリとした自然の表示型態とな
り、その形状も容易に小形化（大型化も可能）できるこ
とがわかる。即ち、縦横方向の表示分解能が上がり液晶
表示品質の向上がみられる。
i＞に対応する横に直線を形成する場合で、スペース的
な事以外は特に変化もなく問題とはならない。第２図＜
iv＞（ａ），（ｂ）は第５図＜iii＞（ａ），（ｂ）に
対応する縦に直線を形成する場合であるが、第５図＜ii
i＞の直線部分がギザギザとなる表示は改善されている
ことが判る。第２図＜ｖ＞（ａ），（ｂ）は第５図＜iv
＞（ａ），（ｂ）に対応する例えば三角形を表わす場合
であるが、非常にスッキリとした自然の表示型態とな
り、その形状も容易に小形化（大型化も可能）できるこ
とがわかる。即ち、縦横方向の表示分解能が上がり液晶
表示品質の向上がみられる。
〈考案の効果〉 以上、実施例と共に具体的に本考案を説明したように、
従来のCRTC回路と表示部を用いて液晶表示素子の１画素
を１ピクセルで表示する本考案の液晶表示装置によれ
ば、一般に市販されているCRTC回路をそのまま用いて液
晶表示素子上に所定の画像を描画させることができ、こ
の時に、表示分解能が１ピクセル１画素であるために高
分解能となり、且つ簡単に従来の横長形状に比べて縦画
素形状を自然とすることができ、表示された型態におい
ては凹凸を生じることが無く、故に表示品質の向上を図
ることができる。即ち、従来のカラー液晶表示素子を使
用して簡単且つ比較的安価に高品位表示を行なう液晶表
示装置を提供することができるという効果がある。
従来のCRTC回路と表示部を用いて液晶表示素子の１画素
を１ピクセルで表示する本考案の液晶表示装置によれ
ば、一般に市販されているCRTC回路をそのまま用いて液
晶表示素子上に所定の画像を描画させることができ、こ
の時に、表示分解能が１ピクセル１画素であるために高
分解能となり、且つ簡単に従来の横長形状に比べて縦画
素形状を自然とすることができ、表示された型態におい
ては凹凸を生じることが無く、故に表示品質の向上を図
ることができる。即ち、従来のカラー液晶表示素子を使
用して簡単且つ比較的安価に高品位表示を行なう液晶表
示装置を提供することができるという効果がある。
第１図は本考案の具体的一実施例を示す液晶表示装置の
ブロック線図、第２図は本考案の表示例の説明に供する
図、第３図は従来の液晶表示装置のブロック系統図、第
４図は従来の液晶表示素子のカラー画素配列図、第５図
は従来の技術の問題点の説明に供する図である。 １…表示部、２…CRTコントローラ回路（CRTC回路）、
4,40…表示データ処理部、4a,40a…シフトレジスタ、40
b…選択回路。
ブロック線図、第２図は本考案の表示例の説明に供する
図、第３図は従来の液晶表示装置のブロック系統図、第
４図は従来の液晶表示素子のカラー画素配列図、第５図
は従来の技術の問題点の説明に供する図である。 １…表示部、２…CRTコントローラ回路（CRTC回路）、
4,40…表示データ処理部、4a,40a…シフトレジスタ、40
b…選択回路。
Claims (1)
- 【請求項１】行を指定するカラムドライバとシフトレジ
スタの出力する画素データに基づいて列を指定するロー
ドライバをCRTコントローラによって制御し、液晶表示
素子を構成するＲ、Ｇ、Ｂの各画素をオン／オフして表
示動作を行う液晶表示装置において、 前記液晶表示素子の各画素毎に前記CRTコントローラの
制御に基づいてＲ、Ｇ、Ｂのデータを出力するフレーム
メモリと、 前記液晶表示素子の画素を指定するアドレスに基づいて
前記Ｒ、Ｇ、Ｂのデータから前記画素の色に対して必要
とするデータを選択し、前記シフトレジスタに出力する
選択回路を設け、 各画素に対応した前記フレームメモリのＲ、Ｇ、Ｂデー
タに基づいて前記液晶表示素子の画素をオン／オフする
ことを特徴とした液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986200956U JPH0725827Y2 (ja) | 1986-12-29 | 1986-12-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986200956U JPH0725827Y2 (ja) | 1986-12-29 | 1986-12-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63107492U JPS63107492U (ja) | 1988-07-11 |
| JPH0725827Y2 true JPH0725827Y2 (ja) | 1995-06-07 |
Family
ID=31163959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986200956U Expired - Lifetime JPH0725827Y2 (ja) | 1986-12-29 | 1986-12-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0725827Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1155396B1 (en) * | 1998-10-07 | 2011-06-01 | Microsoft Corporation | Mapping image data samples to pixel sub-components on a striped display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156397A (ja) * | 1984-08-28 | 1986-03-22 | シチズン時計株式会社 | カラ−液晶表示装置 |
-
1986
- 1986-12-29 JP JP1986200956U patent/JPH0725827Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63107492U (ja) | 1988-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI276038B (en) | Display device and driving method thereof | |
| JP3029489B2 (ja) | 表示装置 | |
| US8120629B2 (en) | Display device | |
| JPH03201788A (ja) | カラー表示装置 | |
| JP2008500563A (ja) | 非ストライプディスプレイシステムにおける画像データのサブピクセルレンダリングを改良するためのシステムおよび方法 | |
| WO2018201582A1 (zh) | 显示面板的驱动方法、驱动装置及显示装置 | |
| CN101114426B (zh) | 液晶显示装置及其扫描方法 | |
| JPH0580716A (ja) | カラー液晶表示方式 | |
| WO2014101307A1 (zh) | 液晶显示面板及其液晶显示器 | |
| JP2567051B2 (ja) | マトリックス表示パネル上にカラー映像を表示する装置 | |
| JPH0725827Y2 (ja) | 液晶表示装置 | |
| US20010035851A1 (en) | Liquid crystal display apparatus | |
| JP7511589B2 (ja) | 液晶表示パネル及びその駆動方法、表示装置 | |
| JP3347629B2 (ja) | カラー表示パネル及び装置 | |
| JP2007010811A (ja) | 表示装置及び表示パネル | |
| JPH0378790A (ja) | 多色カラー液晶表示装置 | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| JP2000322032A (ja) | 平面型表示器の駆動方法 | |
| JPH08202310A (ja) | 画面駆動回路 | |
| JPH0725828Y2 (ja) | 液晶表示情報処理装置 | |
| JPH0635420A (ja) | フラットパネルディスプレイ | |
| JPH0677187B2 (ja) | カラ−液晶表示装置 | |
| JPH03285479A (ja) | ドットマトリクス表示素子を用いた画像表示装置 | |
| CN201017147Y (zh) | 液晶显示装置 | |
| JPH03150593A (ja) | カラー液晶ディスプレイパネル |