JPS62293814A

JPS62293814A - シユミツトトリガ−回路

Info

Publication number: JPS62293814A
Application number: JP61136299A
Authority: JP
Inventors: Akio Shimano; 嶋野　彰夫; Shinichi Katsu; 勝　新一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-06-13
Filing date: 1986-06-13
Publication date: 1987-12-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明（産業上の利用分野）本発明は高速コンピュータや高速信号処理回路に用いる
ことのできるシュミット１−リガー回路に関するもので
ある。

（従来の技術）近年、ディジタル信号回路は情報量の増大に伴って高速
化が強く望ま九でおり、材料として砒化ガリウムを用い
た集積回路など新しい試みがなされている。中でも電流
切換え回路を基本としたソース・カップルドＦＥＴロジ
ック（以下５ＣＦＬと略称する）が提案されており、ノ
ーマリオン型ＦＥＴを用いながら低消費電力でしかも単
一電源で動作するなどの断点から広く用いられつつある
。

従来の５ＣＦＬで構成した論理ゲート回路は第３図に示
すようなものである。すなわち同図において、１および
２は互いに電流の切換えを行なう電界効果トランジスタ
、３および４はそれぞれトランジスタ１，２の負荷とな
る抵抗、５はゲート端子がソース端子に接続されている
電界効果トランジスタで電流源となる。６はトランジス
タ１と抵抗３からなるインバータの出力を受ける電界効
果トランジスタ、７はレベル変換のためのダイオード、
８はダイオード７に電流を供給するための電流源の電界
効果トランジスタである。９は電源端子、　１０は入力
端子であり、１１は入力端子１０に印加される入力電圧
と比較するために外部より参照電圧を印加する端子であ
る。１２はインバータの出力端子である。

この動作は、入力端子１０に印加された入力電圧（以下
ｖ１Ｍと略称する）が参照電圧端子１１に外部より印加
された参照電圧（以下ＶＩＩＩ！、と略称する）に等し
い場合には、電流源であるトランジスタ５から供給され
る電流はトランジスタ１およびトランジスタ２にそれぞ
れ１／２ずつ分割されるが。

Ｖ＋　Ｎ＞Ｖ□、となるとトランジスタ１がオン状態、
トランジスタ２がオフ状態となり電流はトランジスタ１
側を流れる。逆にＶ　Ｉ　Ｎ　＜　Ｖ　ＩＩ！Ｆの場合
にはトランジスタ１がオフ状態、トランジスタ２がオン
状態となり電流はトランジスタ２側を流れる。

従ってソースフォロワ−電界効果トランジスタ６および
ダイオード７を通って出力端子１２に生ずる出力電圧は
入力電圧を反転したものとなりインバータ動作をする。

（発明が解決しようとする問題点）上記従来のものは、トランジスタ１とトランジスタ２を
電流源に対し共通に接続しているソース端子の電位が入
力電圧に追随して変化するので。

入出力特性の遷移領域が広くなる。そのため波形整形機
能に乏しく、任意波形の信号をパルス波形に整形するこ
とが困難であった。

本発明は上記の点に鑑み、入出力特性が急峻に変化し、
かつヒステリシス特性を有するシュミットトリガ−回路
を提供するものである。

（問題点を解決するための手段）そこで本発明は、互いに電流の切換えを行なう第１およ
び第２の一対の電界効果トランジスタの各ソース端子が
共通の抵抗に接続されると共にそれぞれのドレイン端子
には異なる値の負荷が接続され、また第１の電界効果ト
ランジスタのドレイン端子がレベル変換回路を通じて第
２の電界効果トランジスタのゲート端子に接続されるよ
うにしたものである。

（作　用）このように構成したことにより、第１の電界効果トラン
ジスタと負荷との接続点の電位は、このトランジスタの
ゲート端子電圧と逆相となるので。

レベル変換回路により適当なレベル変換を行なった後、
第２の電界効果トランジスタのゲート端子に印加される
ので、帰還作用によって僅かの入力電圧の変化で一対の
電界効果トランジスタをオン状態からオフ状態、又はオ
フ状態からオン状態に切り換え、入出力特性が急峻な変
化を示す。また第１．第２の電界効果トランジスタのそ
れぞれの負荷の値を異ならせたことにより、入出力特性
にヒステリシスを持たせる。

（実施例）第１図は本発明の一実施例を示し、　２１および２２は
互いに電流の切換えを行なうためのしきい電圧−ＩＶの
ショットキー障壁をゲート型砒化ガリウム電界効果ｌ・
ランジスタである。２３および２４はそれぞれトランジ
スタ２１および２２の負荷となる抵抗であって、これら
抵抗２３と抵抗２４の抵抗値は異なっている。２５は電
流源の役目を果たす抵抗、２６はトランジスタ２１と抵
抗２３とよりなるインバータの出力を受ける電界効果ト
ランジスタ、２７はレベル変換のための砒化ガリウムシ
ョットキー障壁ダイオードである。２８はダイオード２
７に電流を供給する電流源の電界効果トランジスタであ
り、このトランジスタ２８と上記トランジスタ２６もし
きい値−１ｖのショットキー障壁ゲート型砒化ガリウム
電界効果トランジスタである。２９は電源端子、３０は
入力端子、３１は出力端子である。

このように構成したシュミットトリガ−回路の動作につ
いて説明するに、先ず入力端子２０の電位が十分低い場
合、トランジスタ２１がオフ状態、トランジスタ２２が
オン状態で安定状態を保っている。

この時１両トランジスタ２１．２２の共通ソース電位Ｖ
Ｂ□は次式のようになる。

ここでＶＤＤは電源電圧、Ｒ２，Ｒ，はそれぞれ抵抗２
４、抵抗２５の抵抗値、ＲｏＮはオン状態におけるトラ
ンジスタの抵抗値である。入力電圧■１．ｌが増大し、
ＶＩＮ＞Ｖｒ＋Ｖａ２（Ｖｔはｌ−ランジ；ｕｎ）Ｌき
い値）になると、トランジスタ２１が導通し始め、その
ドレイン電圧が下がるので、トランジスタ２６゜ダイオ
ード２７．トランジスタ２８からなるレベルシフト回路
を通ってトランジスタ２２のゲート電位が低下し始める
。これによりトランジスタ２２を流れる電流が減り、ト
ランジスタ２１を流れる電流を増加させるという帰還作
用によりオン、オフ状態が入れ替わり安定状態となる。

この時の臨界点の入力電圧ｖｕは。

となる。共通ソース電位ｖ８□は、抵抗２３の抵抗値を
Ｒ１とすると、に変っているので、入力電圧が減少し、再び元の安定状
態に戻る臨界点の入力電圧Ｖ、は。

となる。そこで入出力特性には、だけのヒステリシスが現われることとなる。

Ｖ、＝−ＩＶ、ＶＤ、＝５Ｖ、Ｒ，＝１０ＫＱ、ＲｏＮ
＝ＩＫΩ、Ｒ１＝１５にΩ、　Ｒ，＝１０にΩとしたと
ころ、第２図に示す入出力特性が得られ、約０．４Ｖの
ヒステリシス幅がみられた。

なお上記の実施例では負荷を抵抗としたが、抵抗に限ら
れるものではなく、電流容量の異なる能動負荷を用いる
こともできる。

（発明の効果）以上のように本発明は、各ソース端子を共通の抵抗に接
続され互いに電流切換えを行なう第１および第２の一対
の電界効果トランジスタをそれぞれ値の異なった負荷に
接続し、第１のトランジスタのドレイン端子よりレベル
変換回路を通じて第２のトランジスタのゲート端子に接
続したことにより、入出力特性が急峻に変化するものと
なり、かつヒステリシス特性をもつものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明回
路の入出力特性の一例を示す図、第３図は従来の論理ゲ
ート回路の回路図である。２１．２２・・・電界効果トランジスタ、　２３．２４
・・・負荷、２５・・・抵抗、　２７・・・レベル変換
のためのダイオード。特許出願人　松下電器産業株式会社第１図２１．２２　　　電界なカ象トランジスタ２Ｂ、２４　
　　懺荷２５　　Ｊ氏坑２７　　　　タ゛　べ　牙　−ド０１２：５４人力電と（Ｖ）第３図

Claims

【特許請求の範囲】

（１）互いに電流の切換えを行なう第１および第２の一
対の電界効果トランジスタの各ソース端子が共通の抵抗
に接続されると共にそれぞれのドレイン端子には異なる
値の負荷が接続され、上記第１の電界効果トランジスタ
のドレイン端子がレベル変換回路を通じて上記第２の電
界効果トランジスタのゲート端子に接続されていること
を特徴とするシュミットトリガー回路。
（２）第１および第２の電界効果トランジスタが砒化ガ
リウムショットキー障壁ゲート形電界効果トランジスタ
である特許請求の範囲第（１）項記載のシュミットトリ
ガー回路。