JPS6229886B2 - - Google Patents
Info
- Publication number
- JPS6229886B2 JPS6229886B2 JP56180999A JP18099981A JPS6229886B2 JP S6229886 B2 JPS6229886 B2 JP S6229886B2 JP 56180999 A JP56180999 A JP 56180999A JP 18099981 A JP18099981 A JP 18099981A JP S6229886 B2 JPS6229886 B2 JP S6229886B2
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- magnetic layer
- winding
- conductive pattern
- conductive patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は積層インダクタに関し、詳しくいう
と、積層巻線の巻始め側と巻終り側に対する電極
端子がそれぞれ積層体の一平面上に引出された構
造の積層インダクタに関する。
と、積層巻線の巻始め側と巻終り側に対する電極
端子がそれぞれ積層体の一平面上に引出された構
造の積層インダクタに関する。
従来よりシート法あるいは印刷法を使用し、絶
縁性磁性体層（磁性体層が絶縁性でない場合には
磁性体層に絶縁体層を介在させる）を介在させて
印刷導電パターンを積層し、該印刷導電パターン
の積層によつて形成された積層巻線の巻始め端部
および巻終り端部を積層体の対向する端部にそれ
ぞれ露出させ、これら露出端部に外部電極端子を
被着したチツプ型の積層インダクタが製造されて
いる。このチツプ型積層インダクタは非常に小型
に形成でき、また大量生産できるので製造効率が
良く、安価である等の利点がある。しかしなが
ら、積層巻線の巻始め端部および巻終り端部が積
層体の対向端部に僅かに露出しているだけである
ので、これら積層体の端部に被着される外部電極
端子との接続状態が不良となる場合がしばしばあ
り、信頼性に欠ける欠点があつた。
縁性磁性体層（磁性体層が絶縁性でない場合には
磁性体層に絶縁体層を介在させる）を介在させて
印刷導電パターンを積層し、該印刷導電パターン
の積層によつて形成された積層巻線の巻始め端部
および巻終り端部を積層体の対向する端部にそれ
ぞれ露出させ、これら露出端部に外部電極端子を
被着したチツプ型の積層インダクタが製造されて
いる。このチツプ型積層インダクタは非常に小型
に形成でき、また大量生産できるので製造効率が
良く、安価である等の利点がある。しかしなが
ら、積層巻線の巻始め端部および巻終り端部が積
層体の対向端部に僅かに露出しているだけである
ので、これら積層体の端部に被着される外部電極
端子との接続状態が不良となる場合がしばしばあ
り、信頼性に欠ける欠点があつた。
本発明は上記欠点を除去するためになされたも
ので、積層巻線の巻始め側と巻終り側に対する導
電パターンよりなる電極端子をそれぞれ積層体の
一平面上に引出し、該電極端子をプリント回路板
等の導電パターンに直接電気的に接続できるよう
にした積層インダクタを提供することである。
ので、積層巻線の巻始め側と巻終り側に対する導
電パターンよりなる電極端子をそれぞれ積層体の
一平面上に引出し、該電極端子をプリント回路板
等の導電パターンに直接電気的に接続できるよう
にした積層インダクタを提供することである。
以下、本発明の一実施例につき添付図面を参照
して詳細に説明する。
して詳細に説明する。
第１図ＡないしＩは本発明による積層インダク
タの一製造工程を例示するもので、まず同図Ａに
示すように、両端部近傍に略同じ形状および寸法
の開口（窓）１および２を設けた絶縁性磁性体層
（または薄板）３を形成する。次に、同図Ｂに示
すように、一方の開口１に対しては略Ｌ形状に、
また他方の開口２に対しては略開口部分に（開口
２より大きくてもよい）導電パターン４および５
を例えば印刷によつて形成する。これによつて両
開口１および２は導電パターン４および５の導電
体で満たされることになる。次に、同図Ｃに示す
ように、開口１と同じ位置に略同じ寸法、形状の
開口６を有する絶縁性磁性体層７を磁性体層３の
略左側半分を覆うように形成する。これによつて
導電パターン４の端部は露出されたまゝになる。
次に、同図Ｄに示すように、導電パターン４の端
部から略Ｌ形状に磁性体層７上にまで延在する導
電パターン８および開口６に導電パターン９を印
刷により形成する。これによつて導電パターン４
と８は電気的に接続され、略１ターンの巻線が形
成され、また、導電パターン４と９も電気的に接
続される。次に、同図Ｅに示すように、開口２と
同じ位置に略同じ寸法、形状の開口１０を有する
絶縁性磁性体層１１を磁性体層３の略右側半分を
覆うように形成する。これによつて導電パターン
８の端部が露出されたまゝになる。次に、同図Ｆ
に示すように、導電パターン８の端部から略Ｌ形
状に磁性体層１１上にまで延在する導電パターン
１２および開口１０に導電パターン１３を印刷に
より形成する。これによつて導電パターン８と１
２は電気的に接続されて約1.5ターンの巻線が形
成され、また、導電パターン５と１３も電気的に
接続される。次に、同図Ｇに示すように、開口６
と同じ位置に略同じ寸法、形状の開口１４を有す
る磁性体層７と略同じ形状の絶縁性磁性体層１５
を磁性体層７を覆うように形成する。これによつ
て導電パターン１２の端部が露出されたまゝにな
る。次に、同図Ｈに示すように、導電パターン１
２の端部から導電パターン１３上を経て磁性体１
５上にまで延在する変形コ字状の導電パターン１
６および開口１４に導電パターン１７を印刷によ
り形成する。これによつて導電パターン１２と１
６が電気的に接続されて略２ターンの積層巻線が
形成され、また、導電パターン１６と１３および
導電パターン１７と９が電気的に接続される。次
に、同図Ｉに示すように、全面に絶縁性磁性体層
１８を形成する。このようにして得られた積層体
を焼成炉に入れて磁性体の所要の温度および時間
で処理すると、第２図に示すように、約２ターン
の積層巻線の巻始め側と巻終り側に対する電極端
子、すなわち導電パターン４および５がそれぞれ
積層体の一平面上に引出された本発明による積層
インダクタ１９が得られる。
タの一製造工程を例示するもので、まず同図Ａに
示すように、両端部近傍に略同じ形状および寸法
の開口（窓）１および２を設けた絶縁性磁性体層
（または薄板）３を形成する。次に、同図Ｂに示
すように、一方の開口１に対しては略Ｌ形状に、
また他方の開口２に対しては略開口部分に（開口
２より大きくてもよい）導電パターン４および５
を例えば印刷によつて形成する。これによつて両
開口１および２は導電パターン４および５の導電
体で満たされることになる。次に、同図Ｃに示す
ように、開口１と同じ位置に略同じ寸法、形状の
開口６を有する絶縁性磁性体層７を磁性体層３の
略左側半分を覆うように形成する。これによつて
導電パターン４の端部は露出されたまゝになる。
次に、同図Ｄに示すように、導電パターン４の端
部から略Ｌ形状に磁性体層７上にまで延在する導
電パターン８および開口６に導電パターン９を印
刷により形成する。これによつて導電パターン４
と８は電気的に接続され、略１ターンの巻線が形
成され、また、導電パターン４と９も電気的に接
続される。次に、同図Ｅに示すように、開口２と
同じ位置に略同じ寸法、形状の開口１０を有する
絶縁性磁性体層１１を磁性体層３の略右側半分を
覆うように形成する。これによつて導電パターン
８の端部が露出されたまゝになる。次に、同図Ｆ
に示すように、導電パターン８の端部から略Ｌ形
状に磁性体層１１上にまで延在する導電パターン
１２および開口１０に導電パターン１３を印刷に
より形成する。これによつて導電パターン８と１
２は電気的に接続されて約1.5ターンの巻線が形
成され、また、導電パターン５と１３も電気的に
接続される。次に、同図Ｇに示すように、開口６
と同じ位置に略同じ寸法、形状の開口１４を有す
る磁性体層７と略同じ形状の絶縁性磁性体層１５
を磁性体層７を覆うように形成する。これによつ
て導電パターン１２の端部が露出されたまゝにな
る。次に、同図Ｈに示すように、導電パターン１
２の端部から導電パターン１３上を経て磁性体１
５上にまで延在する変形コ字状の導電パターン１
６および開口１４に導電パターン１７を印刷によ
り形成する。これによつて導電パターン１２と１
６が電気的に接続されて略２ターンの積層巻線が
形成され、また、導電パターン１６と１３および
導電パターン１７と９が電気的に接続される。次
に、同図Ｉに示すように、全面に絶縁性磁性体層
１８を形成する。このようにして得られた積層体
を焼成炉に入れて磁性体の所要の温度および時間
で処理すると、第２図に示すように、約２ターン
の積層巻線の巻始め側と巻終り側に対する電極端
子、すなわち導電パターン４および５がそれぞれ
積層体の一平面上に引出された本発明による積層
インダクタ１９が得られる。
このように構成すると、例えばプリント回路板
の導電パターン所定部分に半田を印刷し、この半
田の印刷された部分に積層インダクタ１９の電極
端子を対接させ、全体を加熱して半田を溶融し、
積層インダクタ１９の電極端子とプリント回路板
の導電パターンとを電気的に接続する、いわゆる
リフロー半田付けを行なうことができる。積層イ
ンダクタ１９の電極端子は第１図Ａに示す開口１
および２から積層体の平面に露出した状態にある
から、かなりの面積があり、かつ導電パターン
５，１３，１６ならびに４，９，１７はそれぞれ
焼成によつて一体化されているので電極端子が剥
離する恐れがない。従つて、電極端子とプリント
回路板の導電パターンとの確実な電気接続が保証
され、信頼性が向上する。また、外部電極端子を
被層する必要がないから製造工程が簡略化できる
等の利点がある。
の導電パターン所定部分に半田を印刷し、この半
田の印刷された部分に積層インダクタ１９の電極
端子を対接させ、全体を加熱して半田を溶融し、
積層インダクタ１９の電極端子とプリント回路板
の導電パターンとを電気的に接続する、いわゆる
リフロー半田付けを行なうことができる。積層イ
ンダクタ１９の電極端子は第１図Ａに示す開口１
および２から積層体の平面に露出した状態にある
から、かなりの面積があり、かつ導電パターン
５，１３，１６ならびに４，９，１７はそれぞれ
焼成によつて一体化されているので電極端子が剥
離する恐れがない。従つて、電極端子とプリント
回路板の導電パターンとの確実な電気接続が保証
され、信頼性が向上する。また、外部電極端子を
被層する必要がないから製造工程が簡略化できる
等の利点がある。
なお、第１図ＢおよびＨにおいて、導電パター
ン４および１６に下側延在部分４ａおよび１６ａ
がそれぞれ形成されているが、これは、積層巻線
の導電パターンを形成する際に使用マスクをでき
るだけ共通にしてパターン形成作業を効率良くす
るために、同じマスクを使用したことにより生じ
たものであり、延在部分４ａおよび１６ａが形成
されないマスクを使用して導電パターンを形成し
てもよいことはいうまでもない。勿論、ターン数
は任意に選択されるものである。また、本実施例
では、磁性体層７，１５にも開口６，１４を形成
し、導電パターン９，１７を形成したが、これら
磁性体層の開口６，１４および導電パターン９，
１７は必ずしも必要としない。また、導電パター
ン４，１６はその一部分が巾広に形成されている
が、この形状に限定されるものではない。また、
磁性体層が絶縁性でない場合には、絶縁層を介在
させる必要がある。また、磁性体層を印刷によつ
て形成したが、予め成形された磁性体薄板を重合
してもよい。さらに、１個の積層インダクタの製
造方法を例示したが、大面積の磁性体層（薄板）
に多数個の積層インダクタを同時に形成し、焼成
前または焼成後に個々の積層インダクタに分割し
てもよい。この場合には作業能率が良く、かつ品
質（特性）を均一化できる。なお、第２図に示す
積層インダクタ１９の電極端子部分から積層体の
両端部に外部電極端子を被着すれば、通常のフロ
ー半田付けを使用してプリント回路板の導電パタ
ーンに電気的に接続することができる。上記した
ように積層インダクタ１９の電極端子はかなりの
面積を有するから、外部電極端子を被着した場合
に、良好に接続され、従来の欠点は生じない。
ン４および１６に下側延在部分４ａおよび１６ａ
がそれぞれ形成されているが、これは、積層巻線
の導電パターンを形成する際に使用マスクをでき
るだけ共通にしてパターン形成作業を効率良くす
るために、同じマスクを使用したことにより生じ
たものであり、延在部分４ａおよび１６ａが形成
されないマスクを使用して導電パターンを形成し
てもよいことはいうまでもない。勿論、ターン数
は任意に選択されるものである。また、本実施例
では、磁性体層７，１５にも開口６，１４を形成
し、導電パターン９，１７を形成したが、これら
磁性体層の開口６，１４および導電パターン９，
１７は必ずしも必要としない。また、導電パター
ン４，１６はその一部分が巾広に形成されている
が、この形状に限定されるものではない。また、
磁性体層が絶縁性でない場合には、絶縁層を介在
させる必要がある。また、磁性体層を印刷によつ
て形成したが、予め成形された磁性体薄板を重合
してもよい。さらに、１個の積層インダクタの製
造方法を例示したが、大面積の磁性体層（薄板）
に多数個の積層インダクタを同時に形成し、焼成
前または焼成後に個々の積層インダクタに分割し
てもよい。この場合には作業能率が良く、かつ品
質（特性）を均一化できる。なお、第２図に示す
積層インダクタ１９の電極端子部分から積層体の
両端部に外部電極端子を被着すれば、通常のフロ
ー半田付けを使用してプリント回路板の導電パタ
ーンに電気的に接続することができる。上記した
ように積層インダクタ１９の電極端子はかなりの
面積を有するから、外部電極端子を被着した場合
に、良好に接続され、従来の欠点は生じない。
上述のように、本発明によれば、積層体の一平
面にかなりの面積の電極端子が露出された、いわ
ゆるリフロー半田付け可能な積層インダクタが提
供されるから、各種の電子回路、電子機器に使用
してその作用効果は大なるものがある。
面にかなりの面積の電極端子が露出された、いわ
ゆるリフロー半田付け可能な積層インダクタが提
供されるから、各種の電子回路、電子機器に使用
してその作用効果は大なるものがある。
第１図ＡないしＩは本発明による積層インダク
タの一実施例の製造工程を示す平面図、第２図は
本発明による積層インダクタの一実施例を示す斜
視図である。 ３，７，１１，１５，１８：絶縁性磁性体層、
１，２，６，１０，１４：開口、４，５，８，
９，１２，１３，１６，１７：導電パターン、１
９：積層インダクタ。
タの一実施例の製造工程を示す平面図、第２図は
本発明による積層インダクタの一実施例を示す斜
視図である。 ３，７，１１，１５，１８：絶縁性磁性体層、
１，２，６，１０，１４：開口、４，５，８，
９，１２，１３，１６，１７：導電パターン、１
９：積層インダクタ。
Claims (1)
- １ 磁性体層と該磁性体層の表面に形成された積
層巻線形成用導電パターンとを基本構成とし、磁
性体層を積層するに際し各積層巻線形成用導電パ
ターンの対応する部分同志を重合させて電気的に
接続し、周回する積層巻線に形成してなる積層イ
ンダクタにおいて、前記積層される磁性体層の外
側層の一方に一対の開口を形成し、該開口より前
記積層巻線の巻始め側と巻終り側に対する導電パ
ターンよりなる電極端子を露出させたことを特徴
とする積層インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18099981A JPS5884412A (ja) | 1981-11-13 | 1981-11-13 | 積層インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18099981A JPS5884412A (ja) | 1981-11-13 | 1981-11-13 | 積層インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884412A JPS5884412A (ja) | 1983-05-20 |
| JPS6229886B2 true JPS6229886B2 (ja) | 1987-06-29 |
Family
ID=16092958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18099981A Granted JPS5884412A (ja) | 1981-11-13 | 1981-11-13 | 積層インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884412A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022426A (ja) * | 2012-07-13 | 2014-02-03 | Panasonic Corp | 積層インダクタ |
| JPWO2015002116A1 (ja) * | 2013-07-01 | 2017-02-23 | 株式会社村田製作所 | 積層型インダクタ素子の製造方法 |
| US10707016B2 (en) | 2016-09-26 | 2020-07-07 | Murata Manufacturing Co., Ltd. | Method of manufacturing laminated electronic component |
| US10937583B2 (en) | 2016-09-26 | 2021-03-02 | Murata Manufacturing Co., Ltd. | Laminated electronic component |
| US11011291B2 (en) | 2016-09-26 | 2021-05-18 | Murata Manufacturing Co., Ltd. | Laminated electronic component |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392840B1 (en) * | 1997-12-08 | 2002-05-21 | International Business Machines Corporation | Planarized side by side design of an inductive writer and single metallic magnetoresistive reader |
-
1981
- 1981-11-13 JP JP18099981A patent/JPS5884412A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022426A (ja) * | 2012-07-13 | 2014-02-03 | Panasonic Corp | 積層インダクタ |
| JPWO2015002116A1 (ja) * | 2013-07-01 | 2017-02-23 | 株式会社村田製作所 | 積層型インダクタ素子の製造方法 |
| US10707016B2 (en) | 2016-09-26 | 2020-07-07 | Murata Manufacturing Co., Ltd. | Method of manufacturing laminated electronic component |
| US10937583B2 (en) | 2016-09-26 | 2021-03-02 | Murata Manufacturing Co., Ltd. | Laminated electronic component |
| US11011291B2 (en) | 2016-09-26 | 2021-05-18 | Murata Manufacturing Co., Ltd. | Laminated electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5884412A (ja) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| JP2539367Y2 (ja) | 積層型電子部品 | |
| JP2999374B2 (ja) | 積層チップインダクタ | |
| US4626816A (en) | Multilayer series-connected coil assembly on a wafer and method of manufacture | |
| JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
| US6357106B1 (en) | Method for mounting parts and making an IC card | |
| JPS6229886B2 (ja) | ||
| JPH0363205B2 (ja) | ||
| JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
| JPH104015A (ja) | 電子部品 | |
| US6597056B1 (en) | Laminated chip component and manufacturing method | |
| JPH08288606A (ja) | 金属コア型のプリント基板およびその製造方法および電気回路基板 | |
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JPH0757935A (ja) | 積層チップインダクタ | |
| JPS587609Y2 (ja) | 積層トランス | |
| JP2588111Y2 (ja) | 積層複合電子部品 | |
| JPS6344972Y2 (ja) | ||
| JPH01102990A (ja) | 小形電子部品実装回路 | |
| JPS5943689Y2 (ja) | 積層トランス | |
| JPS6347248B2 (ja) | ||
| JPH0137844B2 (ja) | ||
| JPH0410657Y2 (ja) | ||
| JPH0347341Y2 (ja) | ||
| JPH1083752A (ja) | リードリレー | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 |