JPS5884412A - 積層インダクタ - Google Patents
積層インダクタInfo
- Publication number
- JPS5884412A JPS5884412A JP18099981A JP18099981A JPS5884412A JP S5884412 A JPS5884412 A JP S5884412A JP 18099981 A JP18099981 A JP 18099981A JP 18099981 A JP18099981 A JP 18099981A JP S5884412 A JPS5884412 A JP S5884412A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- aperture
- magnetic material
- winding
- electrode terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 25
- 239000000696 magnetic material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 abstract description 3
- 239000002648 laminated material Substances 0.000 abstract 2
- 238000001354 calcination Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 241001125046 Sardina pilchardus Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 235000019512 sardine Nutrition 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は種層イ゛ンダタタに関し、詳しくいうと、積層
巻線の巻始め側と巻終り側に対する電極端子がそれぞれ
積層体の一平面上に３１出された構造の積層インダクタ
に関する。
巻線の巻始め側と巻終り側に対する電極端子がそれぞれ
積層体の一平面上に３１出された構造の積層インダクタ
に関する。
従来よりシート法あるいは印刷法を使用し、絶ｍ性磁性
体層（磁性体層が絶縁性でない場合には磁性体層に絶縁
体層を介在させる）を介在させて印刷導電パターンを積
層し、該印刷導電パターンの積層によって形成された積
層巻線の巻始め端部および巻終り端部を積層体の対向す
る端部にそれヤれ露出させ、これら露出端部に外部電極
端子を被着したチップをの積層インダクタが製造されて
いる。このチップ型積層インダクタは非常□に小型に形
成でき、また大蓋生産できるので製造効率が良（、安価
である噂の利点がある。しかしながら、積層巻線の巻始
め端部および巻終り端部が積層体の対向端部に髄かに露
出しているだけであるので、これら積層体の端部に被着
される外部電極端子との接続状態が不良となる場合がし
ばしばあり、信頼性に欠ける欠点があった。
体層（磁性体層が絶縁性でない場合には磁性体層に絶縁
体層を介在させる）を介在させて印刷導電パターンを積
層し、該印刷導電パターンの積層によって形成された積
層巻線の巻始め端部および巻終り端部を積層体の対向す
る端部にそれヤれ露出させ、これら露出端部に外部電極
端子を被着したチップをの積層インダクタが製造されて
いる。このチップ型積層インダクタは非常□に小型に形
成でき、また大蓋生産できるので製造効率が良（、安価
である噂の利点がある。しかしながら、積層巻線の巻始
め端部および巻終り端部が積層体の対向端部に髄かに露
出しているだけであるので、これら積層体の端部に被着
される外部電極端子との接続状態が不良となる場合がし
ばしばあり、信頼性に欠ける欠点があった。
本発明は上記欠点を除去するためになされたもので、積
層巻線の巻始め鯛と巻終り側に対する電極端子をそれぞ
れ積層体の一平面上に引出し、該電極端子をプリント回
路板等の導電パターンに直接電気的に接続できるように
した積層インダクタを提供することである。
層巻線の巻始め鯛と巻終り側に対する電極端子をそれぞ
れ積層体の一平面上に引出し、該電極端子をプリント回
路板等の導電パターンに直接電気的に接続できるように
した積層インダクタを提供することである。
゛以下、本発明の一実施例につき鰯付図向を参照して詳
細に説明する。
細に説明する。
第１図（転）ないしくＩ）は本発明による積層インダク
タの一製造工程を例示するもので、まず同ｗｉ（２）に
示すように、両端部近傍に略同じ形状および寸法の開口
（窓）１および２を設けた絶縁性磁性体層（または薄板
）Ｓを形成する。次に、同図側）に示すように、一方の
開口１に対し′ては略り形状に、また他方の開口２に対
しては略開口部分に（開口２より大きくてもよい）導電
パターン４および５を例えば印刷によって形成する。こ
れによって両開口１および２は導電パターン４および５
の導電体で満たされることになる。次に、同図初に示す
ように、開口１と同じ位置に略同じ寸法、形状の開口６
を有する絶縁性磁性体層１を磁性体層１の略左側半分を
覆うように形成する。これによって導電パターン４の端
部は露出されたま−になる。
タの一製造工程を例示するもので、まず同ｗｉ（２）に
示すように、両端部近傍に略同じ形状および寸法の開口
（窓）１および２を設けた絶縁性磁性体層（または薄板
）Ｓを形成する。次に、同図側）に示すように、一方の
開口１に対し′ては略り形状に、また他方の開口２に対
しては略開口部分に（開口２より大きくてもよい）導電
パターン４および５を例えば印刷によって形成する。こ
れによって両開口１および２は導電パターン４および５
の導電体で満たされることになる。次に、同図初に示す
ように、開口１と同じ位置に略同じ寸法、形状の開口６
を有する絶縁性磁性体層１を磁性体層１の略左側半分を
覆うように形成する。これによって導電パターン４の端
部は露出されたま−になる。
次に、同図の）に示すように、導電パターン４の端部か
ら略り形状に磁性体層７上にまで延在する導電パターン
８および開口 ６に導電パターン９を印刷により形成す
る。これによって導電パターン４と８は電気的に接続さ
れ、略１ターンの春−が形成され、また、導電パターン
４と！も電気的に接続される０次に、同図（２）に示す
ように、開口２と同じ位置に略同じ寸法、形状の開口１
ｏを有する絶縁性磁性体層１１を磁性体層墨の略右側亭
分を覆うように形成する。これによって導電パターン８
の端部が露出されたま−になる０次に、同図（ト）に示
すように、導電パターン６の端部から略り形状に磁性体
層１１上にまで延在する導電パターン１２および開口１
０に導電パターン１５を印刷により形成する。これによ
って導電パターン８と１２は電気的に接続されて約ｔ５
ターンの巻締が形成され、また、導電パターン５と１１
も電気的に接続される０次に、同図り）に示すように、
開口６と同じ位置に略同じ寸法、形状の開口１４を有す
る磁性体層７と略同じ形状の絶縁性磁性体層１５を磁性
体層７を覆うように形成する。これによって導電パター
ン１２の端部が露出されたま−になる０次に、同図（転
）に示すように、導電パターン１２の端部から導電パタ
ーン１５上を経てａ性体１５上にまで延在する変形ゴ字
状の導電パターン１６および開ｇ１４に導電パターン１
７を印刷により形成する。これによって導電パターン１
２と１６が電気的に接続されて略２ターンの積層巻線が
形成され、また、導電パターン１６と１５および導電パ
ターン１７と９が電気的に接続される。
ら略り形状に磁性体層７上にまで延在する導電パターン
８および開口 ６に導電パターン９を印刷により形成す
る。これによって導電パターン４と８は電気的に接続さ
れ、略１ターンの春−が形成され、また、導電パターン
４と！も電気的に接続される０次に、同図（２）に示す
ように、開口２と同じ位置に略同じ寸法、形状の開口１
ｏを有する絶縁性磁性体層１１を磁性体層墨の略右側亭
分を覆うように形成する。これによって導電パターン８
の端部が露出されたま−になる０次に、同図（ト）に示
すように、導電パターン６の端部から略り形状に磁性体
層１１上にまで延在する導電パターン１２および開口１
０に導電パターン１５を印刷により形成する。これによ
って導電パターン８と１２は電気的に接続されて約ｔ５
ターンの巻締が形成され、また、導電パターン５と１１
も電気的に接続される０次に、同図り）に示すように、
開口６と同じ位置に略同じ寸法、形状の開口１４を有す
る磁性体層７と略同じ形状の絶縁性磁性体層１５を磁性
体層７を覆うように形成する。これによって導電パター
ン１２の端部が露出されたま−になる０次に、同図（転
）に示すように、導電パターン１２の端部から導電パタ
ーン１５上を経てａ性体１５上にまで延在する変形ゴ字
状の導電パターン１６および開ｇ１４に導電パターン１
７を印刷により形成する。これによって導電パターン１
２と１６が電気的に接続されて略２ターンの積層巻線が
形成され、また、導電パターン１６と１５および導電パ
ターン１７と９が電気的に接続される。
次に、同図（！）に示すように、全面に絶縁性磁性体体
を焼成炉に入れて磁性体の所要の温度および時間で処理
すると、！＠２ＷＪに示すように、約２＃−ンの積層巻
線の巻始め側と巻終り偏に対する電極端子、すなわち導
電パターン４シよび５がそれぞれ積層体の一平面上に引
出された本発明による積層インダクタ１９が得られる。
を焼成炉に入れて磁性体の所要の温度および時間で処理
すると、！＠２ＷＪに示すように、約２＃−ンの積層巻
線の巻始め側と巻終り偏に対する電極端子、すなわち導
電パターン４シよび５がそれぞれ積層体の一平面上に引
出された本発明による積層インダクタ１９が得られる。
このように構成すると１例えばプリント回路板の導電パ
ターンの所定部分に半田を印刷し、この半田の印刷され
た部分に積層インダクタ１９の電極端子を対接させ、全
体を加熱して半田を溶融し、積層インダクタ１？の電極
端子とプリント回路板の導電パターンとを電気的に接続
する、いわゆるす７田−半田付けを行なうことができる
。積層インダクタ１９の電極端子は第１ＷＪ員に示す開
口１および２から積層体の平面に露出した状態にあるか
ら、かなりの面積があり、かつ導電パターン５．１３．
１６ならびに４．９．１７はそれぞれ焼成によって一体
化されているので電極端子が剥離する恐れがない、従っ
て、電極端子とプリント回路板の導電パターンとの確実
な電気接続が保証され、信頼性が向上する。また、外部
電極端子を被着する必要がないから製造工程が簡略化で
きる噂の利点がある。
ターンの所定部分に半田を印刷し、この半田の印刷され
た部分に積層インダクタ１９の電極端子を対接させ、全
体を加熱して半田を溶融し、積層インダクタ１？の電極
端子とプリント回路板の導電パターンとを電気的に接続
する、いわゆるす７田−半田付けを行なうことができる
。積層インダクタ１９の電極端子は第１ＷＪ員に示す開
口１および２から積層体の平面に露出した状態にあるか
ら、かなりの面積があり、かつ導電パターン５．１３．
１６ならびに４．９．１７はそれぞれ焼成によって一体
化されているので電極端子が剥離する恐れがない、従っ
て、電極端子とプリント回路板の導電パターンとの確実
な電気接続が保証され、信頼性が向上する。また、外部
電極端子を被着する必要がないから製造工程が簡略化で
きる噂の利点がある。
なお、第１図囚および卸において、導電パターン４およ
び１６に下側延在部分４ａおよび１６畠がそれぞれ形成
されているが、これは本実施例では積層巻線を約２ター
ンにする都合上、このように形成しただけであり、他の
パターン形状により２ターンにしてもよい、勿論、ター
ン数は任意に選択されるものである。また、本実施例で
は、磁性体層７．１５にも開口６．１４を形成し、導電
パターン９．１７を形成したが、これら磁性体層の開口
６．１４および導電パターン９．１７は必ずしも必要と
しない。また、導電パターン４．１６はその一部分が巾
広に形成されているが、この形状に限定されるものでは
ない。また、磁性体層が絶縁性でない場合には、絶縁層
を介在させる必要がある。また、磁性体層を印刷によっ
て形成したが、予め成形された磁性、体薄鈑を重合して
もよい。
び１６に下側延在部分４ａおよび１６畠がそれぞれ形成
されているが、これは本実施例では積層巻線を約２ター
ンにする都合上、このように形成しただけであり、他の
パターン形状により２ターンにしてもよい、勿論、ター
ン数は任意に選択されるものである。また、本実施例で
は、磁性体層７．１５にも開口６．１４を形成し、導電
パターン９．１７を形成したが、これら磁性体層の開口
６．１４および導電パターン９．１７は必ずしも必要と
しない。また、導電パターン４．１６はその一部分が巾
広に形成されているが、この形状に限定されるものでは
ない。また、磁性体層が絶縁性でない場合には、絶縁層
を介在させる必要がある。また、磁性体層を印刷によっ
て形成したが、予め成形された磁性、体薄鈑を重合して
もよい。
さらに、１個の積層インダクタの製造方法を例示したが
、大面積の磁性体層（薄析）に多数個の積層インダクタ
を同時に形成し、焼成前または焼成後に個々の積層イン
ダクタに分割してもよい、この場合には作業能率が良く
、かつ品質（特性）を均一化できる。なお、第２図に示
す積層インダクタ１ｔの電極端子部分から積層体の両端
部に外部電極端子を被着すれば、通常の７ｔｙ−半田付
けを使用してプリント回路板の導電パターンに電気的に
接続することができる。上記したように積層インダクタ
１９の電極端子はかなりの面積を有するから、外部電極
端子を被着した場合に、良好に接続され、従来の欠点は
生じない。
、大面積の磁性体層（薄析）に多数個の積層インダクタ
を同時に形成し、焼成前または焼成後に個々の積層イン
ダクタに分割してもよい、この場合には作業能率が良く
、かつ品質（特性）を均一化できる。なお、第２図に示
す積層インダクタ１ｔの電極端子部分から積層体の両端
部に外部電極端子を被着すれば、通常の７ｔｙ−半田付
けを使用してプリント回路板の導電パターンに電気的に
接続することができる。上記したように積層インダクタ
１９の電極端子はかなりの面積を有するから、外部電極
端子を被着した場合に、良好に接続され、従来の欠点は
生じない。
上述のように、本発明によれば、積層体の一平面にかな
りの面積の電極端子が露出された。いわゆるり７マー早
田付は可能な積層インダクタが提供されるから、各種の
電子回路、電子機器に使用してその作用効果は大なるも
のがある。
りの面積の電極端子が露出された。いわゆるり７マー早
田付は可能な積層インダクタが提供されるから、各種の
電子回路、電子機器に使用してその作用効果は大なるも
のがある。
第１図■ないしくＩ）は本発明による積層インダクタの
一実施例の製造工程を示す平面図１ｇ２図は本発明によ
る積層インダクタの一実施例を示す斜視図である。 ３、ア、１１．１５．１８：絶縁性磁性体層１．２．６
．１０．１４：Ｎ口 ４．５．８、！、１２、ＩＩ、１４．１７ｔｉｌｌ電パ
ターン１９；積層インダクタ 第１図
一実施例の製造工程を示す平面図１ｇ２図は本発明によ
る積層インダクタの一実施例を示す斜視図である。 ３、ア、１１．１５．１８：絶縁性磁性体層１．２．６
．１０．１４：Ｎ口 ４．５．８、！、１２、ＩＩ、１４．１７ｔｉｌｌ電パ
ターン１９；積層インダクタ 第１図
Claims (1)
- 磁性体層と印刷導電パターンとを積層して該導電パター
ンによって積層巻線を形成した積層インダクタにかいて
、前記積層される磁性体層の外側層の一方に開口を形成
し、該開口より前記積層巻線の巻始め慟と巻終り側に対
する電極端子を露出させたことを特徴とする積層インダ
クタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18099981A JPS5884412A (ja) | 1981-11-13 | 1981-11-13 | 積層インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18099981A JPS5884412A (ja) | 1981-11-13 | 1981-11-13 | 積層インダクタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884412A true JPS5884412A (ja) | 1983-05-20 |
| JPS6229886B2 JPS6229886B2 (ja) | 1987-06-29 |
Family
ID=16092958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18099981A Granted JPS5884412A (ja) | 1981-11-13 | 1981-11-13 | 積層インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884412A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392840B1 (en) * | 1997-12-08 | 2002-05-21 | International Business Machines Corporation | Planarized side by side design of an inductive writer and single metallic magnetoresistive reader |
| CN107871586A (zh) * | 2016-09-26 | 2018-04-03 | 株式会社村田制作所 | 层叠型电子部件的制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6097921B2 (ja) * | 2012-07-13 | 2017-03-22 | パナソニックＩｐマネジメント株式会社 | 積層インダクタ |
| JP6090444B2 (ja) * | 2013-07-01 | 2017-03-08 | 株式会社村田製作所 | 積層型インダクタ素子の製造方法 |
| JP6597542B2 (ja) | 2016-09-26 | 2019-10-30 | 株式会社村田製作所 | 積層型電子部品 |
| JP6589793B2 (ja) | 2016-09-26 | 2019-10-16 | 株式会社村田製作所 | 積層型電子部品 |
-
1981
- 1981-11-13 JP JP18099981A patent/JPS5884412A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392840B1 (en) * | 1997-12-08 | 2002-05-21 | International Business Machines Corporation | Planarized side by side design of an inductive writer and single metallic magnetoresistive reader |
| CN107871586A (zh) * | 2016-09-26 | 2018-04-03 | 株式会社村田制作所 | 层叠型电子部件的制造方法 |
| KR20180034250A (ko) * | 2016-09-26 | 2018-04-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자 부품의 제조 방법 |
| CN107871586B (zh) * | 2016-09-26 | 2020-02-14 | 株式会社村田制作所 | 层叠型电子部件的制造方法 |
| US10707016B2 (en) | 2016-09-26 | 2020-07-07 | Murata Manufacturing Co., Ltd. | Method of manufacturing laminated electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6229886B2 (ja) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| US6115262A (en) | Enhanced mounting pads for printed circuit boards | |
| US4626816A (en) | Multilayer series-connected coil assembly on a wafer and method of manufacture | |
| US4845313A (en) | Metallic core wiring substrate | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JPH079953B2 (ja) | 半導体装置の製造方法 | |
| JPS583397B2 (ja) | コンセイビシヨウブヒン | |
| JPH0363205B2 (ja) | ||
| JPH0210598B2 (ja) | ||
| JPS6229886B2 (ja) | ||
| JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
| JP3301564B2 (ja) | 積層チップインダクタ | |
| JPH0661609A (ja) | 回路基板 | |
| JPH07176430A (ja) | 積層インダクタとその製造方法 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JP2571389B2 (ja) | 積層型混成集積回路部品 | |
| JPS5636147A (en) | Semiconductor device and its manufacture | |
| JPH06151178A (ja) | コイル | |
| JPH0231836Y2 (ja) | ||
| JPH01102990A (ja) | 小形電子部品実装回路 | |
| JPS58100482A (ja) | 積層コンデンサを内蔵する混成集積回路用基板 | |
| JPH03252193A (ja) | 配線基板 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| US20210134505A1 (en) | Thin-film inductor and method for manufacturing the same |