JPS62299082A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS62299082A JPS62299082A JP61142528A JP14252886A JPS62299082A JP S62299082 A JPS62299082 A JP S62299082A JP 61142528 A JP61142528 A JP 61142528A JP 14252886 A JP14252886 A JP 14252886A JP S62299082 A JPS62299082 A JP S62299082A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- electrode
- source electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/402—Amorphous materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概要〕
本発明は遮光膜を有するスタガード型薄膜トランジスタ
の光照射時に増大するオフ電流を減少する改良である。
の光照射時に増大するオフ電流を減少する改良である。
スタガード型−１ｆｆ＜Ｉ）ランジスタのソース電極と
ドレイン電極との間に、水素化アモルファス力リュウム
ヒ素、水素化アモルファスシリコンゲルマニウム等の高
抵抗半導体膜よりなる遮光膜を設けたものであり、光照
射時に増大するオフ電流を低減する改良である。
ドレイン電極との間に、水素化アモルファス力リュウム
ヒ素、水素化アモルファスシリコンゲルマニウム等の高
抵抗半導体膜よりなる遮光膜を設けたものであり、光照
射時に増大するオフ電流を低減する改良である。
本発明は遮光膜を有するスタガード型薄膜トランジスタ
の光照射時に増大するオフ電流を減少する改良に関する
。
の光照射時に増大するオフ電流を減少する改良に関する
。
薄膜トランジスタには水素化アモルファスシリコン等非
晶質半導体が活性層として使用されているが、水素化ア
モルファスシリコン等の非晶質を導体は光導電特性を有
するので、薄膜トランジスタのゲート電極にはオフ状態
に対応する電圧が印加されいても、迷光が存在する環境
において使用されると、オフ電流が増大するという欠点
がある。この欠点は、薄膜トランジスタ装置の駆動用等
に使用される場合極めて深刻である。
晶質半導体が活性層として使用されているが、水素化ア
モルファスシリコン等の非晶質を導体は光導電特性を有
するので、薄膜トランジスタのゲート電極にはオフ状態
に対応する電圧が印加されいても、迷光が存在する環境
において使用されると、オフ電流が増大するという欠点
がある。この欠点は、薄膜トランジスタ装置の駆動用等
に使用される場合極めて深刻である。
この欠点を解消するため、薄膜トランジスタには、遮光
膜が設けられることが一般であり、遮光膜を有するスタ
ガード型薄膜トランジスタの１例を第７図に示す。
膜が設けられることが一般であり、遮光膜を有するスタ
ガード型薄膜トランジスタの１例を第７図に示す。
図において、ｌはガラス板等の絶縁性基板であり、８が
クローム膜等よりなる遮光膜である。
クローム膜等よりなる遮光膜である。
９は窒化シリコン膜等よりなる絶縁膜である。
２ａはソース？ｊｉ：極、２ｂはトレイン電極であり、
いずれもチタン等の金属膜よりなる。３はコンタクト膜
であり、リンドープのアモルファスシリコン膜である。
いずれもチタン等の金属膜よりなる。３はコンタクト膜
であり、リンドープのアモルファスシリコン膜である。
５は水素化アモルファスシリコン膜であり、活性層とし
て機能する。６は窒化シリコン膜よりなるゲート絶縁膜
であり、７はクロームＩｈ２等よりなるゲート電極であ
る。
て機能する。６は窒化シリコン膜よりなるゲート絶縁膜
であり、７はクロームＩｈ２等よりなるゲート電極であ
る。
か−る構造の遮光膜を有するスタガード型薄膜トランジ
スタにおいては、ソース電極２ａとドレイン電極２ｂと
が、これらと遮光膜８との間に発生する静電容量を介し
て、交流的に接続されるので、ゲート電圧がオフ状態に
あるにもか−わらずソース・ドレイン間にいくらか電流
（オフ電流）が流れるという欠点があった。
スタにおいては、ソース電極２ａとドレイン電極２ｂと
が、これらと遮光膜８との間に発生する静電容量を介し
て、交流的に接続されるので、ゲート電圧がオフ状態に
あるにもか−わらずソース・ドレイン間にいくらか電流
（オフ電流）が流れるという欠点があった。
本発明の目的は、この欠点を解消することにあり、ゲー
ト電圧がオフ状態にあるときソース・ドレイン間にオフ
電流が流れることのないようにされた。遮光膜を有する
スタガード型薄膜トランジスタを提供することにある。
ト電圧がオフ状態にあるときソース・ドレイン間にオフ
電流が流れることのないようにされた。遮光膜を有する
スタガード型薄膜トランジスタを提供することにある。
上記の目的を達成するために本発明が採った手段は、ス
タガード型薄膜トランジスタのソース電極２ａとトレイ
ン電極２ｂとに挟まれた領域に、高抵抗半導体膜を設け
、これをもっ〔遮光！１２４を構成したものである。
タガード型薄膜トランジスタのソース電極２ａとトレイ
ン電極２ｂとに挟まれた領域に、高抵抗半導体膜を設け
、これをもっ〔遮光！１２４を構成したものである。
この高抵抗半導体膜としては、導電率が１０−８／Ω＠
Ｃ譜より小さく、光学ギャップが １．４ｅＶより小さ
いことが望ましい。
Ｃ譜より小さく、光学ギャップが １．４ｅＶより小さ
いことが望ましい。
したがって、この高抵抗半導体膜としては、水素化アモ
ルファスガリュウムヒ素、水素化アモルファスシリコン
ゲルマニウム等が望ましい。
ルファスガリュウムヒ素、水素化アモルファスシリコン
ゲルマニウム等が望ましい。
従来技術に係る遮光膜を有するスタガード型薄膜トラン
ジスタにおいて、オフＴＬ流が流れる理由は、」二記せ
るとおり、遮光膜がクローム等導電性物質の膜をもって
構成されているからである。
ジスタにおいて、オフＴＬ流が流れる理由は、」二記せ
るとおり、遮光膜がクローム等導電性物質の膜をもって
構成されているからである。
か−る欠点をともなわない遮光膜の有すべき要件は、
イ、ＸＸ性が十分に大きいこと、
口、自ら光導電性を有しないこと、
ハ、絶縁物であること、少なくとも電気抵抗が高いこと
、 である。
、 である。
本発明にあっては、か−る要件を満足する物質として、
高抵抗半導体、好ましくは、導電率が１０ ／Ω・ｃ
ｍより小さく、光学ギャップが １．４ｅＶより小さく
高抵抗である半導体、特に、高抵抗水素化アモルファス
ガリュウムヒ素を使用し。
高抵抗半導体、好ましくは、導電率が１０ ／Ω・ｃ
ｍより小さく、光学ギャップが １．４ｅＶより小さく
高抵抗である半導体、特に、高抵抗水素化アモルファス
ガリュウムヒ素を使用し。
この物質の膜を、第１図に示すように、ソース電極とト
レイン電極とに挟まれた領域に設け。
レイン電極とに挟まれた領域に設け。
イ、活性層に進入する光は有効に遮断し、口、自らは光
導電作用にもとづく抵抗変化を来たさず、 ハ、直流抵抗も十分大きく、静電容量を発生しに〈＜シ
、電流の伝導も有効に遮断したものである。
導電作用にもとづく抵抗変化を来たさず、 ハ、直流抵抗も十分大きく、静電容量を発生しに〈＜シ
、電流の伝導も有効に遮断したものである。
１例として水素化アモルファスガリュウムヒ素が、上記
の要件を十分満足することを以下に説明する。
の要件を十分満足することを以下に説明する。
第５図参照
図において、（Ａ）は水素化アモルファスシリコンの光
電流対光波長の関係を示す、一方、（Ｂ）、（Ｃ）、（
Ｄ）、（Ｅ）は、それぞれ、厚さが３００人と、７００
人と １，０００人と ２，０００＾との水素化アモル
ファスガリュウムヒ素膜の光透過率対光波長の関係を示
す。
電流対光波長の関係を示す、一方、（Ｂ）、（Ｃ）、（
Ｄ）、（Ｅ）は、それぞれ、厚さが３００人と、７００
人と １，０００人と ２，０００＾との水素化アモル
ファスガリュウムヒ素膜の光透過率対光波長の関係を示
す。
図より明らかなように、少なくとも １．０００人程程
度厚さの水素化アモルファスガリュウムヒ素膜は、光導
電感度を有する波長の光をお−むね吸収し、この光が活
性層に到達することを有効に防止する。
度厚さの水素化アモルファスガリュウムヒ素膜は、光導
電感度を有する波長の光をお−むね吸収し、この光が活
性層に到達することを有効に防止する。
水素化アモルファスガリュウムヒ素の禁制帯幅は １．
４ｅＶであり、光導電効果が極めて小さいことは周知で
ある。
４ｅＶであり、光導電効果が極めて小さいことは周知で
ある。
水素化アモルファスガリュウムヒ素導電率は１Ｏ−８／
Ω・Ｃ腸であり、高抵抗であることも周知である。
Ω・Ｃ腸であり、高抵抗であることも周知である。
（実施例〕
以下、図面を参照しつ−１本発明の一実施例に係る薄膜
トランジスタについてさらに説明する。
トランジスタについてさらに説明する。
第２図参照
スパッタ法・真空蒸着法等を使用して、ガラス板等の絶
縁性基板ｌ上に、チタン、ニクロム、アルミニュウム等
の膜を、厚さ １，０００人に形成した後、リソグラフ
ィー法を使用してこれをパターニングしてソース電極２
ａとドレイン電極２ｂとを形成する。
縁性基板ｌ上に、チタン、ニクロム、アルミニュウム等
の膜を、厚さ １，０００人に形成した後、リソグラフ
ィー法を使用してこれをパターニングしてソース電極２
ａとドレイン電極２ｂとを形成する。
高周波グロー放電分解法を使用してリンドープのアモル
ファスシリコン膜３を、厚さ １００人に形成し、これ
もパターニングして、ソース電極２ａとドレイン電極２
ｂとの上のみに残留してコンタクト膜とする。
ファスシリコン膜３を、厚さ １００人に形成し、これ
もパターニングして、ソース電極２ａとドレイン電極２
ｂとの上のみに残留してコンタクト膜とする。
第３図参照
ソース電極２ａとドレイン電極２ｂとの上のみにレジス
）ＩＡｌｌを形成した後、高周波スパッタ法を使用して
水素化アモルファスガリュウムヒ素ｐｌＪ ４ ａを厚
さ １，１００人に形成する。この高周波スバツタ工程
は、多結晶ガリュウムヒ素をターゲットとし、アルゴン
分圧がｌ Ｘ １Ｏ−２Ｔ ｏｒｒであり、水素分圧が
１Ｏ−３〜１Ｇ−”Ｔ ｏｒｒであるアルゴン・水素混
合ガス中で、基板温度は室温として、ＲＦパワー４０〜
８０Ｗをもってなすことができる。
）ＩＡｌｌを形成した後、高周波スパッタ法を使用して
水素化アモルファスガリュウムヒ素ｐｌＪ ４ ａを厚
さ １，１００人に形成する。この高周波スバツタ工程
は、多結晶ガリュウムヒ素をターゲットとし、アルゴン
分圧がｌ Ｘ １Ｏ−２Ｔ ｏｒｒであり、水素分圧が
１Ｏ−３〜１Ｇ−”Ｔ ｏｒｒであるアルゴン・水素混
合ガス中で、基板温度は室温として、ＲＦパワー４０〜
８０Ｗをもってなすことができる。
第４図参照
レジスト膜１］を除去して、水素化アモルファスガリュ
ウムヒ素１ｉ４ａをソース電極２ａとドレイン電極２ｂ
に挟まれた領域に残留する。この水素化アモルファスガ
リュウムヒ素ｇ ４ ａが遮光膜４とされる。
ウムヒ素１ｉ４ａをソース電極２ａとドレイン電極２ｂ
に挟まれた領域に残留する。この水素化アモルファスガ
リュウムヒ素ｇ ４ ａが遮光膜４とされる。
高周波グロー放電分解法を使用して、水素化アモルファ
スシリコン膜を厚さ １．０００人に形成してこれを活
性層５とし１次に、プラズマＣＶＤ法を使用して窒化シ
リコン膜または酸化シリコン膜を厚さ ３．０００人に
形成して、これをゲート絶縁ＷＪ６とする。
スシリコン膜を厚さ １．０００人に形成してこれを活
性層５とし１次に、プラズマＣＶＤ法を使用して窒化シ
リコン膜または酸化シリコン膜を厚さ ３．０００人に
形成して、これをゲート絶縁ＷＪ６とする。
第１図参照
゛ スパッタ法・真空蒸着法等を使用してクローム、ニ
クロム、モリブデン等の膜を厚さ ８００〜１．０００
人に形成した後、リソグラフィー法を使用してこれをパ
ターニングしてゲート電極７を形成し、最後に素子分離
をなす。
クロム、モリブデン等の膜を厚さ ８００〜１．０００
人に形成した後、リソグラフィー法を使用してこれをパ
ターニングしてゲート電極７を形成し、最後に素子分離
をなす。
以上の工程をもって製造されたｊ膜トランジスタのソー
ス電極とドレイン電極との間には、高抵抗半導体、好ま
しくは、導ＴＬ率が１０−８／Ω・ａｍより小さく、光
学ギャップが １．４ｅＶより小さく、高抵抗である半
導体、特に、高抵抗水素化アモルファスガリュウムヒ素
の膜が遮光膜として介在しているので、迷光は遮光され
て活性層に至らず、遮光膜自ら光電流は発生せず、遮光
膜は高電気抵抗であるから静電容量も発生せず、ゲート
がオフの状態において流れるオフ電流の値は極めて少な
い。
ス電極とドレイン電極との間には、高抵抗半導体、好ま
しくは、導ＴＬ率が１０−８／Ω・ａｍより小さく、光
学ギャップが １．４ｅＶより小さく、高抵抗である半
導体、特に、高抵抗水素化アモルファスガリュウムヒ素
の膜が遮光膜として介在しているので、迷光は遮光され
て活性層に至らず、遮光膜自ら光電流は発生せず、遮光
膜は高電気抵抗であるから静電容量も発生せず、ゲート
がオフの状態において流れるオフ電流の値は極めて少な
い。
第６図参照
図は上記せる本発明の一実施例に係る薄膜トランジスタ
と従来技術に係る薄膜トランジスタとに、ゲート電圧−
５Ｖ（オフ状態）とソース・ドレイン電圧２Ｖを印加し
ておき、双方、同一強度の光を照射した場合の光電流対
光波長の関係を示す。
と従来技術に係る薄膜トランジスタとに、ゲート電圧−
５Ｖ（オフ状態）とソース・ドレイン電圧２Ｖを印加し
ておき、双方、同一強度の光を照射した場合の光電流対
光波長の関係を示す。
図より明らかなように、入射波長９００ｎ鵬以下では、
光電流は １Ｏ−１２Ａオーダーであり、従来技術に比
し２桁以上減少している。
光電流は １Ｏ−１２Ａオーダーであり、従来技術に比
し２桁以上減少している。
以上説明せるとおり、本発明に係る薄膜トランジスタの
ソース電極とドレイン電極との間には、高抵抗半導体、
好ましくは、導電率が１０＝／Ω・Ｃ諺より小さく、光
学ギャップが １．４ｅＶより小さく高抵抗である半導
体、特に、高抵抗水素化アモルファスガリュウムヒ素の
膜が遮光膜として介在しているので、迷光は遮光されて
活性層に至らず、遮光膜自らは光電流は流さず、遮光膜
は高電気抵抗であるから静Ｔｔｔ容量も発生せず、ゲー
トがオフの状態において流れるオフ？ｌｉ流は極めて少
ない。
ソース電極とドレイン電極との間には、高抵抗半導体、
好ましくは、導電率が１０＝／Ω・Ｃ諺より小さく、光
学ギャップが １．４ｅＶより小さく高抵抗である半導
体、特に、高抵抗水素化アモルファスガリュウムヒ素の
膜が遮光膜として介在しているので、迷光は遮光されて
活性層に至らず、遮光膜自らは光電流は流さず、遮光膜
は高電気抵抗であるから静Ｔｔｔ容量も発生せず、ゲー
トがオフの状態において流れるオフ？ｌｉ流は極めて少
ない。
第１図は、本発明の一実施例に係る薄膜トランジスタの
断面図である。 第２〜４図は１本発明の一実施例に係る薄膜トランジス
タの製造工程図である。 第５図は、本発明の要旨に係る遮光膜の１例たる水素化
アモルファスガリュウムヒ素の遮光性を示すグラフであ
る。 第６図は１本発明の一実施例に係るｆ）膜トランジスタ
の効果確認試験の結果を示すグラフである。 第７図は、従来技術に係る薄膜トランジスタの断面図で
ある。 ｌ・・・ガラス板等の絶縁性基板、 ２ａｌφソース電極。 ２ｂ・・轡ドレイン電極、 ３１］・・コンタクト膜（リンドープのアモルファスシ
リコン膜）、 ４・・・遮光膜、 ４ａ・や−水素化アモルファスガリュウムヒ素膜。 ５・−・活性層（水素化アモルファスシリコン）、６・
・・ゲート絶縁膜（窒化シリコン膜）、７目やゲート電
極 ８・・・遮光膜、 ９・・・絶縁膜。 １］舎・・レジスト膜。 工程図 第４図 本発明 第１ 図 第 ７ 図 〜 工程図 第２図 工程図 燻＆ （ｎｍ） 効果／Ｇｌｌ訳一式、？・ぴ釆 第６５１！
断面図である。 第２〜４図は１本発明の一実施例に係る薄膜トランジス
タの製造工程図である。 第５図は、本発明の要旨に係る遮光膜の１例たる水素化
アモルファスガリュウムヒ素の遮光性を示すグラフであ
る。 第６図は１本発明の一実施例に係るｆ）膜トランジスタ
の効果確認試験の結果を示すグラフである。 第７図は、従来技術に係る薄膜トランジスタの断面図で
ある。 ｌ・・・ガラス板等の絶縁性基板、 ２ａｌφソース電極。 ２ｂ・・轡ドレイン電極、 ３１］・・コンタクト膜（リンドープのアモルファスシ
リコン膜）、 ４・・・遮光膜、 ４ａ・や−水素化アモルファスガリュウムヒ素膜。 ５・−・活性層（水素化アモルファスシリコン）、６・
・・ゲート絶縁膜（窒化シリコン膜）、７目やゲート電
極 ８・・・遮光膜、 ９・・・絶縁膜。 １］舎・・レジスト膜。 工程図 第４図 本発明 第１ 図 第 ７ 図 〜 工程図 第２図 工程図 燻＆ （ｎｍ） 効果／Ｇｌｌ訳一式、？・ぴ釆 第６５１！
Claims (1)
- 【特許請求の範囲】 ［１］絶縁性基板（１）上に、ゲート長に相当する間隔
をおいてソース電極（２ａ）とドレイン電極（２ｂ）と
が設けられ、 該ソース電極（２ａ）とドレイン電極（２ｂ）とに接し
て非晶質半導体膜よりなる活性層（５）が設けられ、 該活性層（５）に接してゲート絶縁膜（６）が設けられ
、 該ゲート絶縁膜（６）に接し、前記ソース電極（２ａ）
とドレイン電極（２ｂ）と対向することなくゲート電極
（７）が設けられてなるスタガード型薄膜トランジスタ
において、前記ソース電極（２ａ）とドレイン電極（２
ｂ）とに挟まれた領域に、高抵抗半導体膜よりなる遮光
膜（４）が設けられてなることを特徴とする薄膜トラン
ジスタ。 ［２］前記高抵抗半導体膜よりなる遮光膜（４）は、導
電率が１０＾−＾８／Ω・ｃｍより小さく、光学ギャッ
プが１．４ｅＶより小さいことを特徴とする特許請求の
範囲第１項記載の薄膜トランジスタ。 ［３］前記高抵抗半導体膜よりなる遮光膜（４）は、水
素化アモルファスガリュウムヒ素、水素化アモルファス
シリコンゲルマニウムからなるグループから選択されて
なることを特徴とする特許請求の範囲第１項または第２
項記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142528A JP2515981B2 (ja) | 1986-06-18 | 1986-06-18 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142528A JP2515981B2 (ja) | 1986-06-18 | 1986-06-18 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62299082A true JPS62299082A (ja) | 1987-12-26 |
| JP2515981B2 JP2515981B2 (ja) | 1996-07-10 |
Family
ID=15317453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61142528A Expired - Lifetime JP2515981B2 (ja) | 1986-06-18 | 1986-06-18 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515981B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210839A (ja) * | 1988-11-08 | 1990-08-22 | France Etat | 能動マトリクスディスプレイスクリーンおよびその製造方法 |
| JPH07153961A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 順スタガ型薄膜トランジスタ及びその製造方法 |
| CN104393052A (zh) * | 2014-11-28 | 2015-03-04 | 昆山国显光电有限公司 | 薄膜晶体管及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54141581A (en) * | 1978-04-26 | 1979-11-02 | Matsushita Electric Ind Co Ltd | Thin film transistor |
| JPS59204274A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6194366A (ja) * | 1984-10-16 | 1986-05-13 | Toshiba Corp | 薄膜トランジスタ |
| JPS61114424U (ja) * | 1984-12-28 | 1986-07-19 |
-
1986
- 1986-06-18 JP JP61142528A patent/JP2515981B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54141581A (en) * | 1978-04-26 | 1979-11-02 | Matsushita Electric Ind Co Ltd | Thin film transistor |
| JPS59204274A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6194366A (ja) * | 1984-10-16 | 1986-05-13 | Toshiba Corp | 薄膜トランジスタ |
| JPS61114424U (ja) * | 1984-12-28 | 1986-07-19 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210839A (ja) * | 1988-11-08 | 1990-08-22 | France Etat | 能動マトリクスディスプレイスクリーンおよびその製造方法 |
| JPH07153961A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 順スタガ型薄膜トランジスタ及びその製造方法 |
| CN104393052A (zh) * | 2014-11-28 | 2015-03-04 | 昆山国显光电有限公司 | 薄膜晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2515981B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700458A (en) | Method of manufacture thin film transistor | |
| US6504175B1 (en) | Hybrid polycrystalline and amorphous silicon structures on a shared substrate | |
| US5010027A (en) | Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure | |
| US6140668A (en) | Silicon structures having an absorption layer | |
| US4609930A (en) | Thin film transistor | |
| US6154264A (en) | Reflective liquid crystal display with gate covering semiconductor and reflector isolated from pixel electrode | |
| US4996573A (en) | Vertical thin film transistor and optical sensor having leakage current suppression elements | |
| JPS6132471A (ja) | 薄膜トランジスタ | |
| JP2546982B2 (ja) | 薄膜トランジスタ | |
| JP2515981B2 (ja) | 薄膜トランジスタ | |
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH059941B2 (ja) | ||
| JPS62104171A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP3061907B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0322064B2 (ja) | ||
| JPH0384963A (ja) | 薄膜トランジスタ | |
| JPS62152174A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63129658A (ja) | 相補型電界効果トランジスタ | |
| JPH04326769A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3340782B2 (ja) | 薄膜半導体素子 | |
| JPS60110164A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| JPH10242445A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS63140580A (ja) | 薄膜トランジスタ |