JPS6230352A - 半導体装置用パツケ−ジ - Google Patents

半導体装置用パツケ−ジ

Info

Publication number
JPS6230352A
JPS6230352A JP60168872A JP16887285A JPS6230352A JP S6230352 A JPS6230352 A JP S6230352A JP 60168872 A JP60168872 A JP 60168872A JP 16887285 A JP16887285 A JP 16887285A JP S6230352 A JPS6230352 A JP S6230352A
Authority
JP
Japan
Prior art keywords
current
projection
peripheral edge
metal frame
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60168872A
Other languages
English (en)
Inventor
Hiroyuki Yamaguchi
宏之 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60168872A priority Critical patent/JPS6230352A/ja
Publication of JPS6230352A publication Critical patent/JPS6230352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置用パッケージに関する。
〔従来の技術〕
従来、半導体装置用パッケージの気密封止として、″電
気抵抗溶接を利用した封止が一般に行なわれている。第
６図に示すように、バラケーン部材として周線部［Ａｙ
　Ｃ，ろう材などでろう熾した金属フレーム２を有する
セラはツク基盤３と、金属キャップ１と？用意する。十
尋坏チップ４をセラミック基盤６の凹所に接着してから
、ボンディング線５で外部リード６との電気接続をなし
てから、金属キャップ１全金属フレーム２の上に配置す
る。そして、両者全上方から一対のローラ電極７で圧着
しつつ、電極間に電流全波すことで、発生するジュール
熱で溶接する。この気密封止は溶接時に、半導体チップ
４が加熱されないという利点がある。
〔発明が解決しようとする問題点〕
上記溶接法は、溶接部以外のキャップへ流扛る電流が多
く、電流効率が良くないので、しにしは浴炭不良の事故
が発生する。こｎを防ぐため、大を流を流すと、キャッ
プが過熱さ７′Ｌ変色するなどの不部会が生ずる。通正
に気密封止全行なう電流条件の範囲が狭く、パッケージ
の材質形状などのバラツキを考慮して条件設定ケ行なう
ことが難しかった。
キャップを薄くすれば、キャップ全波ｎる電流成分の比
率が少なくなジ、＃接成流を小さくできるが、気密性の
確認のために行なう気密性試験の予備段階で加える圧力
［酎えらｎずキャップが変形する。変形によって商品と
して外貌不良になるばかりでなく、捺印の文字がうまく
捺印さｎない不良も発生する。
本発明の目的は、上記の欠点全除去し、電気抵抗溶接を
効果的に行なうことのできる半導体装置用パッケージ全
提供することにある。
〔問題点ケ牌決するための手段〕
本発明の手勢用装置用パッケージげ、セラミック基盤の
周縁部に設けた金属フレームの外周線に、突起を設け、
金属キャップとの気密封止において、この部分全電気抵
抗浴接によって耐層するようにする。
〔作　　用〕
全域フレームの外周縁に設けた突起に、′電流が集中し
て流れ、しかもこの部分は断面積が狭く抵抗が高くなる
ので、小を流でも溶接に必要なジュール熱が発生する。
したがってＲＬ流を従来よシ小さくしても充分な信頼度
の商い耐層が可能になる。
〔実　施　例〕
以下、図面に参照して本発明の実施例について説明する
。第１図が一実施例の説明のための図である。パッケー
ジ部材として、セラミック基盤３の周縁部にろう接した
金属フレーム１０法図示のように外周縁に突起１０ａ　
ｆ有している。
封止作業は全〈従来どおりに行なう。ローラ電極７′に
回転しながら、突起１０ａと金属キャップ１との接触部
全押しつけ、電極間に電流を流す。ジュール熱の発生は
殆ど突起１０ａの接７！！部で生ずるから、電流が少な
くても十分のろう接強度を得ることができる。
次に第２の実施例として、電極の構造を変えた場合につ
いて述べる。第２図に示すようｔｒｉｌｌ方のｔ極１１
Ａが上方から、他方の電極１１Ｂが金属フレーム１０の
側面から接触するようにしである。電極１１Ａからの電
流は戴椙キャッグ１の周縁部をとおり、金桶フレーム１
ｏの突起１０ａ　”ｆ経て１．を極１１Ｂに流れる。こ
の電極４造は、従来の回転′ＲＬ極の場合に対し外周全
同時に浴接できるので作業時間が低減する利点がある・
また金属キャップ１を流れる電流は丁度突起１０ａｉＣ
あたる浴接部位のみしか流れないので、キャップの厚み
Ｖｉ電流効率に影響しない。したがってキャップ厚みは
機械的強度全考慮して所望の板厚とすることができる。
〔発明の効果〕
以上、説明したように、本発明のパッケージはセラミッ
ク基察の周縁部に設けた金属フレームの突起部分に電流
が集中しこの部分で溶接されるので、電流効率が良い酊
接を行なうことができる。したがって従来のように、電
流効率が低いの？カバーするため、電流値を大きくシー
Ｃキャップを過熱変色させる事故は生じな−。
また、実施例に示すように、グロジエクション俗接が可
能ＶＣなや、キャップの板厚ケ厚くすることができる。
４、１聞のｒ１ＰＪ単な説明 第１図、第２図は本発明の実砲圀でるるパッケージの浴
接作業ケ説明するための図、第３図は従来例の場合を示
す図である。
１・・・金属キャップ、　　　２・・・金属フレーム（
従来例）、５・・・セラミック基盤、　　　１ｏ・・・
金属フレーム（本発明）、１０ａ・・・突起、　　　　
　７・・・ローラ゛電極、ｊＩＡ、　１１Ｂ・・・電極
。
特許出願人　　日本電気株式会社 １５１．、ン、

Claims (1)

    【特許請求の範囲】
  1. セラミック基盤の周縁部に設けた金属フレームに金属キ
    ャップを気密封止するパッケージにおいて、該金属フレ
    ームの外周縁に、電気抵抗溶接によつて金属キャップと
    封着される突起を設けたことを特徴とする半導体装置用
    パッケージ。
JP60168872A 1985-07-31 1985-07-31 半導体装置用パツケ−ジ Pending JPS6230352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60168872A JPS6230352A (ja) 1985-07-31 1985-07-31 半導体装置用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60168872A JPS6230352A (ja) 1985-07-31 1985-07-31 半導体装置用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6230352A true JPS6230352A (ja) 1987-02-09

Family

ID=15876125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60168872A Pending JPS6230352A (ja) 1985-07-31 1985-07-31 半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6230352A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274054A (ja) * 1988-09-09 1990-03-14 Nec Kyushu Ltd 半導体装置の封止方法
US5729179A (en) * 1995-09-28 1998-03-17 Sanyo Electric Co., Ltd. Variable Frequency Divider

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274054A (ja) * 1988-09-09 1990-03-14 Nec Kyushu Ltd 半導体装置の封止方法
US5729179A (en) * 1995-09-28 1998-03-17 Sanyo Electric Co., Ltd. Variable Frequency Divider

Similar Documents

Publication Publication Date Title
JPS6230352A (ja) 半導体装置用パツケ−ジ
JPH0252425B2 (ja)
JPS6012287Y2 (ja) 半導体装置
JPH06224315A (ja) シーム接合法
JPH04321255A (ja) 半導体外囲器の気密封止方法
JPH01110767A (ja) 固体撮像装置
JPH0358450A (ja) 半導体装置のセラミックパーケージ
JPH0774576A (ja) 圧電振動子
JPH10148736A (ja) 光通信用パッケージ
JP2500480B2 (ja) シ―ム溶接機
JP2753363B2 (ja) 半導体装置
JPS61114560A (ja) 半導体装置
JPH02291624A (ja) 薄形ヒューズ
US3116442A (en) Silicon rectifier assembly comprising a heat conductive mounting base
JPH0346259A (ja) 半導体装置とその製造方法
JPS6134958A (ja) 半導体装置の溶接封止方法
JPH0864745A (ja) 半導体装置
JPH0211788Y2 (ja)
JPH0356057Y2 (ja)
JPH0638432Y2 (ja) 半導体気密封止パッケージ
JPS599946A (ja) 金属封止型半導体装置のキヤツプ構造
JPH0439778B2 (ja)
JPH0274054A (ja) 半導体装置の封止方法
JPH0457344A (ja) 半導体装置の製造方法及び半導体装置
JPH05166952A (ja) 抵抗溶接部品及び該抵抗溶接部品の封止方法