JPS6230456B2 - - Google Patents
Info
- Publication number
- JPS6230456B2 JPS6230456B2 JP54098462A JP9846279A JPS6230456B2 JP S6230456 B2 JPS6230456 B2 JP S6230456B2 JP 54098462 A JP54098462 A JP 54098462A JP 9846279 A JP9846279 A JP 9846279A JP S6230456 B2 JPS6230456 B2 JP S6230456B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- external device
- microprogram
- simulator
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明は複数の外部装置とインターフエイスを
持つマイクロプログラム制御のデータ処理装置の
診断方式に関し、詳しくは、該データ処理装置内
に外部装置シミユレータを内蔵させて診断を行う
方式に関するものである。
持つマイクロプログラム制御のデータ処理装置の
診断方式に関し、詳しくは、該データ処理装置内
に外部装置シミユレータを内蔵させて診断を行う
方式に関するものである。
従来、外部装置とインタフエースを持つデータ
処理装置の診断及び動作確認を行う場合、二つの
方法が用いられていた。一つは実際に外部装置を
作成、接続して試験する方法であり、他の一つは
外部装置とのインタフエースに注目して、例えば
Ａなる信号が“１”になつたらＢなる信号を
“１”としてやるといつた具合に、インタフエー
スの応答のみ行うシミユレータ治具を作成し、そ
れとデータ処理装置とを接続して試験する方法で
ある。しかし、第１の方法の欠点は、外部装置も
当該データ処理装置も新規開発の場合において、
両方の装置の品質レベルが低いと確認の仕方が非
常に難しくなることである。第２の方法の欠点
は、シミユレータが作成されるので、そのデータ
処理装置の診断、確認がはやくできる反面、治具
としてのシミユレータをそのデータ処理装置とは
別塗作成しなくてはならないため、それなりの電
源や論理を新たに作成しなくてはならないことで
ある。それに、シミユレータは１台を作成し、各
データ処理装置に接続して試験すれば経済的であ
るが、反面、そのデータ処理装置の自己診断範囲
は外部装置がないので当然狭いし、各データ処理
装置のパラレルな試験を行なおうとすればｎ台の
シミユレータが必要となる。
処理装置の診断及び動作確認を行う場合、二つの
方法が用いられていた。一つは実際に外部装置を
作成、接続して試験する方法であり、他の一つは
外部装置とのインタフエースに注目して、例えば
Ａなる信号が“１”になつたらＢなる信号を
“１”としてやるといつた具合に、インタフエー
スの応答のみ行うシミユレータ治具を作成し、そ
れとデータ処理装置とを接続して試験する方法で
ある。しかし、第１の方法の欠点は、外部装置も
当該データ処理装置も新規開発の場合において、
両方の装置の品質レベルが低いと確認の仕方が非
常に難しくなることである。第２の方法の欠点
は、シミユレータが作成されるので、そのデータ
処理装置の診断、確認がはやくできる反面、治具
としてのシミユレータをそのデータ処理装置とは
別塗作成しなくてはならないため、それなりの電
源や論理を新たに作成しなくてはならないことで
ある。それに、シミユレータは１台を作成し、各
データ処理装置に接続して試験すれば経済的であ
るが、反面、そのデータ処理装置の自己診断範囲
は外部装置がないので当然狭いし、各データ処理
装置のパラレルな試験を行なおうとすればｎ台の
シミユレータが必要となる。
本発明は上記のごとき従来の問題点を解決する
ため、外部装置のシミユレータをデータ処理装置
内に内蔵させ、より自己診断範囲の広いデータ処
理装置を提供しようとするものである。
ため、外部装置のシミユレータをデータ処理装置
内に内蔵させ、より自己診断範囲の広いデータ処
理装置を提供しようとするものである。
さらに本発明は、当該データ処理装置により安
価で経済的な形で外部装置シミユレータを組込む
自己診断方式を提供することにある。
価で経済的な形で外部装置シミユレータを組込む
自己診断方式を提供することにある。
即ち、本発明の特徴とするところは、マイクロ
プログラム制御のデータ処理装置内に、外部装置
シミユレータとしてのマイクロプログラム制御機
構を重複／統合して持たせたことである。さらに
具体的に云えば、外部装置シミユレータのマイク
ロ命令の格納メモリ、レジスタ等は独自に持つて
いるが、演算器、マイクロ命令格納メモリのアド
レス制御機構等は共用させたことである。
プログラム制御のデータ処理装置内に、外部装置
シミユレータとしてのマイクロプログラム制御機
構を重複／統合して持たせたことである。さらに
具体的に云えば、外部装置シミユレータのマイク
ロ命令の格納メモリ、レジスタ等は独自に持つて
いるが、演算器、マイクロ命令格納メモリのアド
レス制御機構等は共用させたことである。
次に本発明の一実施例につき図面を用いて詳細
に説明する。
に説明する。
第１図は本発明との比較のために示した従来の
構成例で、まずこれについて説明する。第１図に
おいて、１００が本発明で対象としているデータ
処理装置、１３０，１４０及び２００が外部装置
である。この種のシステム構成は極く普通に見受
けられるもので、例えば１００は入出力制御装
置、１３０及び１４０は該入出力制御装置により
制御を受ける入出力装置、２００は入出力制御装
置の上位装置としてのチヤネルであつても良い
し、又、１００はチヤネル制御装置、１３０及び
１４０はチヤネル、２００は中央処理装置
（CPU）であつても良い。１５０は外部装置シミ
ユレータで、データ処理装置１００の診断及び動
作確認を行う際、本物の外部装置２００に替えて
データ処理装置１００と接続するものである。
構成例で、まずこれについて説明する。第１図に
おいて、１００が本発明で対象としているデータ
処理装置、１３０，１４０及び２００が外部装置
である。この種のシステム構成は極く普通に見受
けられるもので、例えば１００は入出力制御装
置、１３０及び１４０は該入出力制御装置により
制御を受ける入出力装置、２００は入出力制御装
置の上位装置としてのチヤネルであつても良い
し、又、１００はチヤネル制御装置、１３０及び
１４０はチヤネル、２００は中央処理装置
（CPU）であつても良い。１５０は外部装置シミ
ユレータで、データ処理装置１００の診断及び動
作確認を行う際、本物の外部装置２００に替えて
データ処理装置１００と接続するものである。
今、データ処理装置１００をDP、外部装置１
３０，１４０をそれぞれＡ、Ｂ、２００をＸ、
又、外部装置シミユレータ１５０をＳとする。
DP１００はマイクロプログラム制御方式をと
り、そのためマイクロプログラム格納用メモリ
（CM）１０１を具備している。１０２はCMアド
レスレジスタ、１０３は＋１回路で、通常、アド
レスレジスタ１０２の内容が＋１回路１０３で＋
１されて再びアドレスレジスタ１０２に入り、
CM１０１の次に実行すべきマイクロ命令の読出
しアドレスとなる。CM１０１から読み出された
マイクロ命令はマイクロ命令レジスタ１０６に格
納されて解析、実行される。１１１，１１２，１
１３はそれぞれ外部装置Ａ、Ｂ、Ｘに対応して用
意されたレジスタ群で、こゝではWA、WB、WX
と表わす。１１４，１１５はワークレジスタ、１
１６は演算器、１１７は演算器の出力レジスタで
ある。１０９は優先回路、外部装置１３０，１４
０，２００あるいは外部装置シミユレータ１５０
からの処理要求１１８，１１９，１２０を選択的
に受付け、それぞれ固有のコードを出力するもの
である。この優先回路１０９の出力コードはアド
レスレジスタ１０７に入力されて、レジスタ群１
１１，１１２，１１３のいずれか１つを選択する
のに用いられる。選択されたレジスタ群内のレジ
スタアドレスは、マイクロ命令レジスタ１０６の
マイクロ命令の該当フイールドを他方のアドレス
レジスタ１０８に入力することにより指定され
る。又、優先回路１０９の出力コードはマイクロ
プログラムアドレス発生回路１１０にも入力さ
れ、外部装置１３０，１４０，２００の割込み対
応別に特定のマイクロプログラムアドレスを作成
するのに用いられる。マイクロプログラムアドレ
ス発生回路１１０の出力はCMアドレスレジスタ
１０２に入力される。１０４，１０５は外部装置
へ処理要求を発する制御等を行うインタフエース
制御部である。
３０，１４０をそれぞれＡ、Ｂ、２００をＸ、
又、外部装置シミユレータ１５０をＳとする。
DP１００はマイクロプログラム制御方式をと
り、そのためマイクロプログラム格納用メモリ
（CM）１０１を具備している。１０２はCMアド
レスレジスタ、１０３は＋１回路で、通常、アド
レスレジスタ１０２の内容が＋１回路１０３で＋
１されて再びアドレスレジスタ１０２に入り、
CM１０１の次に実行すべきマイクロ命令の読出
しアドレスとなる。CM１０１から読み出された
マイクロ命令はマイクロ命令レジスタ１０６に格
納されて解析、実行される。１１１，１１２，１
１３はそれぞれ外部装置Ａ、Ｂ、Ｘに対応して用
意されたレジスタ群で、こゝではWA、WB、WX
と表わす。１１４，１１５はワークレジスタ、１
１６は演算器、１１７は演算器の出力レジスタで
ある。１０９は優先回路、外部装置１３０，１４
０，２００あるいは外部装置シミユレータ１５０
からの処理要求１１８，１１９，１２０を選択的
に受付け、それぞれ固有のコードを出力するもの
である。この優先回路１０９の出力コードはアド
レスレジスタ１０７に入力されて、レジスタ群１
１１，１１２，１１３のいずれか１つを選択する
のに用いられる。選択されたレジスタ群内のレジ
スタアドレスは、マイクロ命令レジスタ１０６の
マイクロ命令の該当フイールドを他方のアドレス
レジスタ１０８に入力することにより指定され
る。又、優先回路１０９の出力コードはマイクロ
プログラムアドレス発生回路１１０にも入力さ
れ、外部装置１３０，１４０，２００の割込み対
応別に特定のマイクロプログラムアドレスを作成
するのに用いられる。マイクロプログラムアドレ
ス発生回路１１０の出力はCMアドレスレジスタ
１０２に入力される。１０４，１０５は外部装置
へ処理要求を発する制御等を行うインタフエース
制御部である。
外部装置シミユレータ（Ｓ）１５０はデータ処
理装置１００と同じくマイクロプログラム制御方
式をとり、その構成はほゞ同様である。こゝで、
データ処理装置１００の動作確認等を行うべく、
該外部装置シミユレータ１５０が外部装置（Ｘ）
２００のかわりに接続されているとする。
理装置１００と同じくマイクロプログラム制御方
式をとり、その構成はほゞ同様である。こゝで、
データ処理装置１００の動作確認等を行うべく、
該外部装置シミユレータ１５０が外部装置（Ｘ）
２００のかわりに接続されているとする。
上記シミユレータ１５０からDP１００へ処理
要求をインタフエース制御部１５６を介して出す
と、DP１００では優先回路１０９を経て、マイ
クロプログラムアドレス発生回路１１０よりＸに
個有のCMアドレスが発生し、CM１０１内のＸ
対応のマイクロプログラムが読み出されて実行さ
れる。この場合、優先回路１０９を経てアドレス
レジスタ１０７にはWX１１３を選択するコード
が入るため、Ｓ１５０からのデータはインタフエ
ース線ａを経てWX１１３に入り、演算器１１６
で処理され、演算結果はインタフエース線ｂを経
てＳ１５０に伝えられる。このようにしてDP１
００の動作が正常に終了すると、DP１００はイ
ンタフエース制御部１０４を介してＳ１５０に処
理要求の終了を伝える。Ｓ１５０ではこれを受け
取ると、マイクロプログラムアドレス発生回路１
５１により特定のCMアドレスを発生して、CM
１５４から特定マイクロ命令を読み出し、インタ
フエース制御部１５６を介してDP１００への処
理要求を落す。
要求をインタフエース制御部１５６を介して出す
と、DP１００では優先回路１０９を経て、マイ
クロプログラムアドレス発生回路１１０よりＸに
個有のCMアドレスが発生し、CM１０１内のＸ
対応のマイクロプログラムが読み出されて実行さ
れる。この場合、優先回路１０９を経てアドレス
レジスタ１０７にはWX１１３を選択するコード
が入るため、Ｓ１５０からのデータはインタフエ
ース線ａを経てWX１１３に入り、演算器１１６
で処理され、演算結果はインタフエース線ｂを経
てＳ１５０に伝えられる。このようにしてDP１
００の動作が正常に終了すると、DP１００はイ
ンタフエース制御部１０４を介してＳ１５０に処
理要求の終了を伝える。Ｓ１５０ではこれを受け
取ると、マイクロプログラムアドレス発生回路１
５１により特定のCMアドレスを発生して、CM
１５４から特定マイクロ命令を読み出し、インタ
フエース制御部１５６を介してDP１００への処
理要求を落す。
ところで、第１図を参照して分かることは、外
部装置シミユレータ（Ｓ）１５０とデータ処理装
置（DP）１００の内部構成が同じであることで
ある。このことはDPの中にＳの構成を吸収でき
ることを示している。その際、独自に必要なもの
は、Ｓに用意される診断マイクロプログラム格納
用CM１５４、Ｓ用のレジスタ群１５７およびイ
ンタフエース制御部１５６等である。本発明はこ
の点に着目し、外部装置シミユレータ１５０をデ
ータ処理装置１００に統合したものである。
部装置シミユレータ（Ｓ）１５０とデータ処理装
置（DP）１００の内部構成が同じであることで
ある。このことはDPの中にＳの構成を吸収でき
ることを示している。その際、独自に必要なもの
は、Ｓに用意される診断マイクロプログラム格納
用CM１５４、Ｓ用のレジスタ群１５７およびイ
ンタフエース制御部１５６等である。本発明はこ
の点に着目し、外部装置シミユレータ１５０をデ
ータ処理装置１００に統合したものである。
第２図は本発明のデータ処理装置の一実施例を
示したものである。第２図において、シミユレー
タＳのレジスタ群WSは１１３′として実装さ
れ、マイクロプログラムは本来CM１０１の中に
外部装置Ａ，ＢおよびＸ用のものがあればよかつ
たが、更にエリア１０１′にＳ用のマイクロプロ
グラムが追加される。シミユレータＳ用の割込み
要求は該データ処理装置からＸへのインタフエー
ス線１２３をバイパスして、線１７１により
AND回路１７３を介して優先回路１０９に入力
される。１７２は選択回路であり、通常は本物の
外部装置Ｘの要求線１２０を選択するが、自己診
断中であれば、インタフエース制御部１０４の出
力線１７０を選択する。この自己診断中のみ、上
記AND回路１７３は線１７１の信号を優先回路
１０９に伝える。優先回路１０９の出力コードは
“00”、“01”、“10”、“11”であるとし、それぞれ
外部装置Ａ、Ｂ、Ｘ、Ｓ（第２図の場合、Ｓは外
部装置ではなくDP１００に内蔵されている）へ
の処理要求に対応する。
示したものである。第２図において、シミユレー
タＳのレジスタ群WSは１１３′として実装さ
れ、マイクロプログラムは本来CM１０１の中に
外部装置Ａ，ＢおよびＸ用のものがあればよかつ
たが、更にエリア１０１′にＳ用のマイクロプロ
グラムが追加される。シミユレータＳ用の割込み
要求は該データ処理装置からＸへのインタフエー
ス線１２３をバイパスして、線１７１により
AND回路１７３を介して優先回路１０９に入力
される。１７２は選択回路であり、通常は本物の
外部装置Ｘの要求線１２０を選択するが、自己診
断中であれば、インタフエース制御部１０４の出
力線１７０を選択する。この自己診断中のみ、上
記AND回路１７３は線１７１の信号を優先回路
１０９に伝える。優先回路１０９の出力コードは
“00”、“01”、“10”、“11”であるとし、それぞれ
外部装置Ａ、Ｂ、Ｘ、Ｓ（第２図の場合、Ｓは外
部装置ではなくDP１００に内蔵されている）へ
の処理要求に対応する。
今、第２図のデータ処理装置１００は自己診断
モードになつているとする。この時、該データ処
理装置１００に対する処理要求がインタフエース
制御部１０４を介して線１７０に出されると、そ
れは選択回路１７２で選択されて優先回路１０９
に入力され、優先回路１０９から外部装置Ｘに対
応するコード“10”が出力される。優先回路１０
９から出力されたコード“10”はマイクロプログ
ラムアドレス発生回路１１０に入力されて、CM
１０１上のＸエリアを示す先頭アドレスが作成さ
れ、CMアドレスレジスタ１０２に入力される。
これによつて、CM１０１からＸ対応のマイクロ
プログラムが読み出され、実行される。又、上記
優先回路１０９の出力コード“10”はアドレスレ
ジスタ１０７にもセツトされるため、このときの
必要な処理はWXレジスタ群１１３を用いて行わ
れる。処理の結果、外部装置Ｘが外部装置Ａへの
処理要求を含んでいるとすると、Ｘ対応マイクロ
プログラムはインタフエース制御部１０５を介
し、線１２１でもつて外部装置(A)１３０へ処理要
求を出す。
モードになつているとする。この時、該データ処
理装置１００に対する処理要求がインタフエース
制御部１０４を介して線１７０に出されると、そ
れは選択回路１７２で選択されて優先回路１０９
に入力され、優先回路１０９から外部装置Ｘに対
応するコード“10”が出力される。優先回路１０
９から出力されたコード“10”はマイクロプログ
ラムアドレス発生回路１１０に入力されて、CM
１０１上のＸエリアを示す先頭アドレスが作成さ
れ、CMアドレスレジスタ１０２に入力される。
これによつて、CM１０１からＸ対応のマイクロ
プログラムが読み出され、実行される。又、上記
優先回路１０９の出力コード“10”はアドレスレ
ジスタ１０７にもセツトされるため、このときの
必要な処理はWXレジスタ群１１３を用いて行わ
れる。処理の結果、外部装置Ｘが外部装置Ａへの
処理要求を含んでいるとすると、Ｘ対応マイクロ
プログラムはインタフエース制御部１０５を介
し、線１２１でもつて外部装置(A)１３０へ処理要
求を出す。
一方、Ｘ対応マイクロプログラムはインタフエ
ース制御部１０４を介して線１２３に終了信号を
出し、一連の処理を終了する。この終了信号は線
１７１、AND回路１７３を通つて、シミユレー
タへの割込み要求として優先回路１０９へ入力さ
れる。この結果、優先回路１０９はＳ対応のコー
ド“11”を出力し、CM１０１のエリア１０１′
に格納されているＳ対応マイクロプログラムが読
み出されて実行される。この場合の処理は、Ｘか
らの応答を受けて、線１７０に出されている該デ
ータ処理装置１００に対する処理要求を落すこと
である。
ース制御部１０４を介して線１２３に終了信号を
出し、一連の処理を終了する。この終了信号は線
１７１、AND回路１７３を通つて、シミユレー
タへの割込み要求として優先回路１０９へ入力さ
れる。この結果、優先回路１０９はＳ対応のコー
ド“11”を出力し、CM１０１のエリア１０１′
に格納されているＳ対応マイクロプログラムが読
み出されて実行される。この場合の処理は、Ｘか
らの応答を受けて、線１７０に出されている該デ
ータ処理装置１００に対する処理要求を落すこと
である。
以上述べた如き構成であるから、本発明にあつ
ては次のような効果を得ることができる。
ては次のような効果を得ることができる。
(1) 外部装置のシミユレータをデータ処理装置内
に内蔵しているので自己診断範囲が広く、外部
装置がなくてもインタフエースの確認ができ
る。
に内蔵しているので自己診断範囲が広く、外部
装置がなくてもインタフエースの確認ができ
る。
(2) 外部装置シミユレータをマイクロプログラム
制御とし、データ処理装置の演算処理部、マイ
クロプログラムアドレス制御部等を共用する形
をとつているので、最小の金物量でシミユレー
タが実現できる。
制御とし、データ処理装置の演算処理部、マイ
クロプログラムアドレス制御部等を共用する形
をとつているので、最小の金物量でシミユレー
タが実現できる。
(3) シミユレータのマイクロプログラミングがデ
ータ処理装置のマイクロプログラミングと同一
になる。
ータ処理装置のマイクロプログラミングと同一
になる。
第１図は外部装置シミユレータを別に用意した
従来のデータ処理装置の診断方式の構成例を示す
図、第２図は外部装置シミユレータを内蔵させた
本発明の一実施例を示す図である。 １００……データ処理装置、１３０，１４０，
２００……外部装置、１５０……外部装置シミユ
レータ、１０１，１０１′……マイクロプログラ
ム格納メモリ（CM）、１０２……CMアドレスレ
ジスタ、１０３……＋１回路、１０４，１０５…
…インタフエース制御部、１０６……マイクロ命
令レジスタ、１０７，１０８……目的レジスタ用
アドレスレジスタ、１０９……優先回路、１１０
……マイクロプログラムアドレス発生回路、１１
１，１１２，１１３，１１３′……レジスタ群、
１１４，１１５……ワークレジスタ、１１６……
演算器、１１７……演算出力レジスタ、１７２…
…選択回路、１７３……AND回路。
従来のデータ処理装置の診断方式の構成例を示す
図、第２図は外部装置シミユレータを内蔵させた
本発明の一実施例を示す図である。 １００……データ処理装置、１３０，１４０，
２００……外部装置、１５０……外部装置シミユ
レータ、１０１，１０１′……マイクロプログラ
ム格納メモリ（CM）、１０２……CMアドレスレ
ジスタ、１０３……＋１回路、１０４，１０５…
…インタフエース制御部、１０６……マイクロ命
令レジスタ、１０７，１０８……目的レジスタ用
アドレスレジスタ、１０９……優先回路、１１０
……マイクロプログラムアドレス発生回路、１１
１，１１２，１１３，１１３′……レジスタ群、
１１４，１１５……ワークレジスタ、１１６……
演算器、１１７……演算出力レジスタ、１７２…
…選択回路、１７３……AND回路。
Claims (1)
- １ 複数の外部装置に対応するマイクロプログラ
ムが格納された制御メモリと、外部装置からの割
込み要求を所定の優先順位に従つて受付ける優先
回路と、選択された外部装置の割込みに固有のマ
イクロプログラムアドレスを発生するマイクロプ
ログラムアドレス発生回路と、複数の外部装置対
応に設けられたレジスタ群と、各レジスタ群に共
通な演算器等を具備し、複数の外部装置とインタ
ーフエイスを持つマイクロプログラム制御のデー
タ処理装置において、外部装置の動作をシミユレ
ートする機構（以下、外部装置シミユレータとい
う）を、前記制御メモリに新たに格納した該外部
装置シミユレータ用のマイクロプログラムと、前
記レジスタ群内の該外部装置シミユレータ用に新
たに割当てたレジスタと、前記共通の演算器とで
構成し、外部装置に替えて該データ処理装置に内
蔵した外部装置シミユレータを使用して当該デー
タ装置を自己診断することを特徴とするデータ処
理装置の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846279A JPS5622146A (en) | 1979-07-31 | 1979-07-31 | Data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846279A JPS5622146A (en) | 1979-07-31 | 1979-07-31 | Data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5622146A JPS5622146A (en) | 1981-03-02 |
| JPS6230456B2 true JPS6230456B2 (ja) | 1987-07-02 |
Family
ID=14220354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9846279A Granted JPS5622146A (en) | 1979-07-31 | 1979-07-31 | Data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5622146A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123057A (ja) * | 1982-12-28 | 1984-07-16 | Toshiba Corp | シミユレ−タ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5395543A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Programmer's console mechanism of digital computer |
-
1979
- 1979-07-31 JP JP9846279A patent/JPS5622146A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5622146A (en) | 1981-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933941A (en) | Apparatus and method for testing the operation of a central processing unit of a data processing system | |
| JPH0533423B2 (ja) | ||
| CN114444422B (zh) | 芯片验证系统、方法及存储介质 | |
| JPS6230456B2 (ja) | ||
| JPS5833965B2 (ja) | コンピュ−タ診断方法およびその装置 | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JP2002132534A (ja) | 入出力試験システム | |
| JPS6014351A (ja) | 自動試験方式 | |
| JPS6055457A (ja) | チヤネルアダプタ診断方式 | |
| EP0672279B1 (en) | Method of checking the operation of a microprocessor and system for implementing the method | |
| JPS584458A (ja) | システム試験方式 | |
| SU640298A1 (ru) | Устройство дл проверки устройств ввода-вывода информации | |
| SU415662A1 (ja) | ||
| JP2544416B2 (ja) | テストデ―タ生成処理方式 | |
| JP2690910B2 (ja) | 制御記憶装置 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPH04369044A (ja) | コンピュータ用テスト装置 | |
| JPS63310033A (ja) | マルチプロセッサ診断方式 | |
| JPS6368950A (ja) | チヤネル障害処理試験方式 | |
| JPS6123250A (ja) | 試験方式 | |
| JPH033252B2 (ja) | ||
| JPH1040133A (ja) | ソフトウェアシミュレータ | |
| JPS58121461A (ja) | 診断プログラムのデバツグ装置 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPH096641A (ja) | 情報処理装置 |