JPS6230659B2 - - Google Patents
Info
- Publication number
- JPS6230659B2 JPS6230659B2 JP57148914A JP14891482A JPS6230659B2 JP S6230659 B2 JPS6230659 B2 JP S6230659B2 JP 57148914 A JP57148914 A JP 57148914A JP 14891482 A JP14891482 A JP 14891482A JP S6230659 B2 JPS6230659 B2 JP S6230659B2
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- bus
- memory device
- active
- address bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は診断方式、特に現用中央制御装置から
の指示により、現用および予備中央制御装置に至
るデータ転送用バスに対する接続状態を設定する
手段を具備する現用および予備主記憶装置におけ
る診断方式に関す。
の指示により、現用および予備中央制御装置に至
るデータ転送用バスに対する接続状態を設定する
手段を具備する現用および予備主記憶装置におけ
る診断方式に関す。
(b) 技術の背景
第１図は本発明の対象となる中央処理系システ
ムの一例を示す図である。第１図において、中央
制御装置CC０およびCC１は、何れか一方が現用
として稼働し、他方が予備として待機する。また
主記憶装置MM０およびMM１も、何れか一方が
現用として現用中央制御装置CC０またはCC１と
の間でデータを転送し、他方が予備として待機す
る。各中央制御装置CC０およびCC１は、主記憶
装置MM０およびMM１にアクセスするアドレス
を送出するアドレスバスAB０およびAB１と、主
記憶装置MM０およびMM１に書込データを伝達
するデータバスDB０およびDB１と、主記憶装置
MM０およびMM１からの読出データを受信する
アンサバスWB０およびWB１とをそれぞれ具備
している。各主記憶装置MM０およびMM１は、
現用中央制御装置CC０またはCC１からアドレス
バスABを介して伝達される指示に基づき設定さ
れる、それぞれ３個のフリツプフロツプAF，DF
およびWFを具備する。フリツプフロツプAF
は、主記憶装置MM０またはMM１をアドレスバ
スAB０、データバスDB０およびアンサバスWB
０に対応させる場合にリセツト状態となり、アド
レスバスAB１、データバスDB１およびアンサバ
スWB１に対応させる場合にセツト状態となる。
またフリツプフロツプDFは、主記憶装置MM０
またはMM１をフリツプフロツプAFにより対応
させられるアドレスバスAB０およびデータバス
DB０またはアドレスバスAB１およびデータバス
DB１に接続させる場合にセツト状態となり、何
れにも接続させぬ場合にリセツト状態となる。更
にフリツプフロツプWFは、主記憶装置MM０ま
たはMM１をフリツプフロツプAFにより対応さ
せられるアンサバスWB０またはWB１に接続さ
せる場合にセツト状態となり、何れにも接続され
ぬ場合にリセツト状態となる。更に主記憶装置
MM０は対応する中央制御装置CC０から、また
主記憶装置MM１は対応する中央制御装置CC１
から、前記各種バス以外の個別線を介して、それ
ぞれ直接各種制御信号を伝達される。
ムの一例を示す図である。第１図において、中央
制御装置CC０およびCC１は、何れか一方が現用
として稼働し、他方が予備として待機する。また
主記憶装置MM０およびMM１も、何れか一方が
現用として現用中央制御装置CC０またはCC１と
の間でデータを転送し、他方が予備として待機す
る。各中央制御装置CC０およびCC１は、主記憶
装置MM０およびMM１にアクセスするアドレス
を送出するアドレスバスAB０およびAB１と、主
記憶装置MM０およびMM１に書込データを伝達
するデータバスDB０およびDB１と、主記憶装置
MM０およびMM１からの読出データを受信する
アンサバスWB０およびWB１とをそれぞれ具備
している。各主記憶装置MM０およびMM１は、
現用中央制御装置CC０またはCC１からアドレス
バスABを介して伝達される指示に基づき設定さ
れる、それぞれ３個のフリツプフロツプAF，DF
およびWFを具備する。フリツプフロツプAF
は、主記憶装置MM０またはMM１をアドレスバ
スAB０、データバスDB０およびアンサバスWB
０に対応させる場合にリセツト状態となり、アド
レスバスAB１、データバスDB１およびアンサバ
スWB１に対応させる場合にセツト状態となる。
またフリツプフロツプDFは、主記憶装置MM０
またはMM１をフリツプフロツプAFにより対応
させられるアドレスバスAB０およびデータバス
DB０またはアドレスバスAB１およびデータバス
DB１に接続させる場合にセツト状態となり、何
れにも接続させぬ場合にリセツト状態となる。更
にフリツプフロツプWFは、主記憶装置MM０ま
たはMM１をフリツプフロツプAFにより対応さ
せられるアンサバスWB０またはWB１に接続さ
せる場合にセツト状態となり、何れにも接続され
ぬ場合にリセツト状態となる。更に主記憶装置
MM０は対応する中央制御装置CC０から、また
主記憶装置MM１は対応する中央制御装置CC１
から、前記各種バス以外の個別線を介して、それ
ぞれ直接各種制御信号を伝達される。
(c) 従来技術と問題点
第２図はこの種主記憶装置における従来あるバ
ス接続信号送出手段の一例を示す図である。第２
図において、対応中央制御装置CC０またはCC１
から伝達される中央制御装置番号CCNo.とフリツ
プフロツプAFの出力とが入力されるゲートＧ０
からアドレスバス接続信号acが出力され、またフ
リツプフロツプDFからデータバス接続信号dcが
出力され、さらにフリツプフロツプWFからアン
サバス接続信号wcが出力される。該アドレスバ
ス接続信号acは、論理値０の場合主記憶装置MM
０をアドレスバスAB０、データバスDB０および
アンサバスWB０に対応させ、また主記憶装置
MM１をアドレスバスAB１、データバスDB１お
よびアンサバスWB１に対応させ、論理値１の場
合主記憶装置MM０をアドレスバスAB１、デー
タバスDB１およびアンサバスWB１に対応させ、
また主記憶装置MM１をアドレスバスAB０、デ
ータバスDB０およびアンサバスWB０に対応させ
る。またデータバス接続信号dcは、論理値１の
場合主記憶装置MM０またはMM１をアドレスバ
ス接続信号acにより対応させられるアドレスバス
AB０およびAB１、並びにデータバスDB０およ
びDB１に接続し、論理値０の場合主記憶装置
MM０またはMM１をアドレスバス接続信号acに
より対応させられるアドレスバスAB０およびAB
１、並びにデータバスDB０およびDB１から切離
す。更にアンサバス接続信号wcは、論理値１の
場合主記憶装置MM０またはMM１をアドレスバ
ス接続信号acにより対応させられるアンサバス
WB０およびWB１に接続し、論理値０の場合主
記憶装置MM０またはMM１をアドレスバス接続
信号acにより対応させられるアンサバスWB０お
よびWB１から切離す。従つて、今中央制御装置
CC０が現用、中央制御装置CC１が予備とし、主
記憶装置MM０内のフリツプフロツプAFがリセ
ツト状態、フリツプフロツプDFおよびWFがセ
ツト状態に設定され、主記憶装置MM１内のフリ
ツプフロツプAF，DFおよびWFがセツト状態に
設定されると、両主記憶装置MM０およびMM１
におけるアドレスバス接続信号acは共に論理値
０、データバス接続信号dcおよびアンサバス接
続信号wcは共に論理値１に設定され、、第３図に
示す如く、主記憶装置MM０は現用として現用中
央制御装置CC０からアクセス可能となり、主記
憶装置MM１は予備として予備中央制御装置CC
１からアクセス可能となる。かかる状態におい
て、現用中央制御装置CC０が予備主記憶装置
MM１の診断を行う場合には、現用中央制御装置
CC０は主記憶装置MM０に格納されている診断
用プログラムに従つて診断データを読出した後、
アドレスバスAB０を介して現用主記憶装置MM
０にフリツプフロツプDFをリセツト状態に設定
する指示を伝達してデータバス接続信号dcを論
理値０に変更させることにより、現用主記憶装置
MM０をアドレスバスAB０およびデータバスDB
０から切離す。次に現用中央制御装置CC０はア
ドレスバスAB０を介して予備主記憶装置MM１
にフリツプフロツプAFをリセツト状態に設定す
る指示を伝達してアドレスバス接続信号acを論理
値１に変更させることにより、予備主記憶装置
MM１をアドレスバスAB０、データバスDB０お
よびアンサバスWB０に接続させる。以上により
第４図に示す如く現用中央制御装置CC０は予備
主記憶装置MM１にアクセス可能となり、前記診
断データを予備主記憶装置MM１に書込み、読出
すことにより予備主記憶装置MM１の診断を実行
する。該診断が終了すると、現用中央制御装置
CC０はアドレスバスAB０を介して予備主記憶装
置MM１にフリツプフロツプAFをセツト状態に
設定する指示を伝達してアドレスバス接続信号ac
を論理値０に復帰させることにより、予備主記憶
装置MM１をアドレスバスAB１、データバスDB
１およびアンサバスWB１に接続させ、また現用
主記憶装置MM０にフリツプフロツプDFをセツ
ト状態に設定する指示を伝達してデータバス接続
信号dcを論理値１に復帰させることにより、現
用主記憶装置MM０をアドレスバスAB０および
データバスDB０に接続させ、第３図に示す状態
に復帰させ、稼働を再開する。
ス接続信号送出手段の一例を示す図である。第２
図において、対応中央制御装置CC０またはCC１
から伝達される中央制御装置番号CCNo.とフリツ
プフロツプAFの出力とが入力されるゲートＧ０
からアドレスバス接続信号acが出力され、またフ
リツプフロツプDFからデータバス接続信号dcが
出力され、さらにフリツプフロツプWFからアン
サバス接続信号wcが出力される。該アドレスバ
ス接続信号acは、論理値０の場合主記憶装置MM
０をアドレスバスAB０、データバスDB０および
アンサバスWB０に対応させ、また主記憶装置
MM１をアドレスバスAB１、データバスDB１お
よびアンサバスWB１に対応させ、論理値１の場
合主記憶装置MM０をアドレスバスAB１、デー
タバスDB１およびアンサバスWB１に対応させ、
また主記憶装置MM１をアドレスバスAB０、デ
ータバスDB０およびアンサバスWB０に対応させ
る。またデータバス接続信号dcは、論理値１の
場合主記憶装置MM０またはMM１をアドレスバ
ス接続信号acにより対応させられるアドレスバス
AB０およびAB１、並びにデータバスDB０およ
びDB１に接続し、論理値０の場合主記憶装置
MM０またはMM１をアドレスバス接続信号acに
より対応させられるアドレスバスAB０およびAB
１、並びにデータバスDB０およびDB１から切離
す。更にアンサバス接続信号wcは、論理値１の
場合主記憶装置MM０またはMM１をアドレスバ
ス接続信号acにより対応させられるアンサバス
WB０およびWB１に接続し、論理値０の場合主
記憶装置MM０またはMM１をアドレスバス接続
信号acにより対応させられるアンサバスWB０お
よびWB１から切離す。従つて、今中央制御装置
CC０が現用、中央制御装置CC１が予備とし、主
記憶装置MM０内のフリツプフロツプAFがリセ
ツト状態、フリツプフロツプDFおよびWFがセ
ツト状態に設定され、主記憶装置MM１内のフリ
ツプフロツプAF，DFおよびWFがセツト状態に
設定されると、両主記憶装置MM０およびMM１
におけるアドレスバス接続信号acは共に論理値
０、データバス接続信号dcおよびアンサバス接
続信号wcは共に論理値１に設定され、、第３図に
示す如く、主記憶装置MM０は現用として現用中
央制御装置CC０からアクセス可能となり、主記
憶装置MM１は予備として予備中央制御装置CC
１からアクセス可能となる。かかる状態におい
て、現用中央制御装置CC０が予備主記憶装置
MM１の診断を行う場合には、現用中央制御装置
CC０は主記憶装置MM０に格納されている診断
用プログラムに従つて診断データを読出した後、
アドレスバスAB０を介して現用主記憶装置MM
０にフリツプフロツプDFをリセツト状態に設定
する指示を伝達してデータバス接続信号dcを論
理値０に変更させることにより、現用主記憶装置
MM０をアドレスバスAB０およびデータバスDB
０から切離す。次に現用中央制御装置CC０はア
ドレスバスAB０を介して予備主記憶装置MM１
にフリツプフロツプAFをリセツト状態に設定す
る指示を伝達してアドレスバス接続信号acを論理
値１に変更させることにより、予備主記憶装置
MM１をアドレスバスAB０、データバスDB０お
よびアンサバスWB０に接続させる。以上により
第４図に示す如く現用中央制御装置CC０は予備
主記憶装置MM１にアクセス可能となり、前記診
断データを予備主記憶装置MM１に書込み、読出
すことにより予備主記憶装置MM１の診断を実行
する。該診断が終了すると、現用中央制御装置
CC０はアドレスバスAB０を介して予備主記憶装
置MM１にフリツプフロツプAFをセツト状態に
設定する指示を伝達してアドレスバス接続信号ac
を論理値０に復帰させることにより、予備主記憶
装置MM１をアドレスバスAB１、データバスDB
１およびアンサバスWB１に接続させ、また現用
主記憶装置MM０にフリツプフロツプDFをセツ
ト状態に設定する指示を伝達してデータバス接続
信号dcを論理値１に復帰させることにより、現
用主記憶装置MM０をアドレスバスAB０および
データバスDB０に接続させ、第３図に示す状態
に復帰させ、稼働を再開する。
以上の説明から明らかな如く、従来ある診断方
式においては、現用中央制御装置CC０は、予備
主記憶装置MM１の診断を実行する度に、アドレ
スバスAB０或いはデータバスDB０に対する現用
主記憶装置MM０および予備主記憶装置MM１の
接続状態を変更および復帰させる為に、繰返し主
記憶装置MM０およびMM１に指示を伝達する必
要があり、診断実行の準備並びに稼働再開に多く
の時間を要する欠点が有つた。
式においては、現用中央制御装置CC０は、予備
主記憶装置MM１の診断を実行する度に、アドレ
スバスAB０或いはデータバスDB０に対する現用
主記憶装置MM０および予備主記憶装置MM１の
接続状態を変更および復帰させる為に、繰返し主
記憶装置MM０およびMM１に指示を伝達する必
要があり、診断実行の準備並びに稼働再開に多く
の時間を要する欠点が有つた。
(d) 発明の目的
本発明の目的は、前述の如き従来ある診断方式
の欠点を除去し、診断の実行および稼働の再開に
多くの時間を必要としない手段を実現することに
在る。
の欠点を除去し、診断の実行および稼働の再開に
多くの時間を必要としない手段を実現することに
在る。
(e) 発明の構成
この目的は、現用中央制御装置からの指示によ
り、現用および予備中央制御装置に至るデータ転
送用バスに対する接続状態を設定する手段を具備
する現用および予備主記憶装置において、前記現
用中央制御装置から制御信号を受信することによ
り、前記現用および予備主記憶装置の前記現用中
央制御装置に至るバスに対する接続状態を前記制
御信号の出ている間だけ一時的に変更させる手段
を設けることにより達成される。
り、現用および予備中央制御装置に至るデータ転
送用バスに対する接続状態を設定する手段を具備
する現用および予備主記憶装置において、前記現
用中央制御装置から制御信号を受信することによ
り、前記現用および予備主記憶装置の前記現用中
央制御装置に至るバスに対する接続状態を前記制
御信号の出ている間だけ一時的に変更させる手段
を設けることにより達成される。
(f) 発明の実施例
以下、本発明の一実施例を図面により説明す
る。第５図は本発明の一実施例によるバス接続信
号変更手段を示す図である。なお、全図を通じて
同一符号は同一対象物を示す。第５図において、
主記憶装置MM０およびMM１は各対応する中央
制御装置CC０およびCC１から現用予備信号
ACT、中央制御装置番号CCNo.および接続変更信
号BCを個別線を介して受信する。現用予備信号
ACTは、対応中央制御装置CC０またはCC１が
現用の場合論理値１に、予備の場合論理値０に設
定される。また接続変更信号BCは、通常の稼働
状態では論理値０に設定され、診断等の際にバス
接続形式を変更する場合には論理値１に設定され
る。かかる現用予備信号ACTおよび接続変更信
号BCを受信して、ゲートＧ１乃至Ｇ３はゲート
Ｇ９乃至Ｇ１４の導通状態を次の如く制御する。
即ち、接続変更信号BCが論理値０の場合には、
ゲートＧ９およびＧ１２が導通状態、ゲートＧ１
０，Ｇ１１，Ｇ１３およびＧ１４が阻止状態とな
り、その結果第２図と同様、アドレスバス接続信
号acの論理値はフリツプフロツプAFの出力と中
央制御装置番号CCNo.との排他論理和により定ま
り、データバス接続信号dcはフリツプフロツプ
DFの出力により定まり、アンサバス接続信号wc
はフリツプフロツプWFの出力により定まる。一
方接続変更信号BCが論理値１に設定された状態
では、現用予備信号ACTが論理値１、即ち対応
中央制御装置CC０またはCC１が現用の場合には
ゲートＧ１０およびＧ１３が導通状態、ゲートＧ
９，Ｇ１１，Ｇ１２およびＧ１４が阻止状態とな
り、また現用予備信号ACTが論理値０、即ち対
応中央制御装置CC０またはCC１が予備の場合に
はゲートＧ１１およびＧ１４が導通状態、ゲート
Ｇ９，Ｇ１０，Ｇ１２およびＧ１３が阻止状態と
なる。その結果アドレスバス接続信号acは両主記
憶装置MM０およびMM１共現用中央制御装置CC
０またはCC１に至るアドレスバスAB０、データ
バスDB０およびアンサバスWB０、またはアドレ
スバスAB１、データバスDB１およびアンサバス
WB１に対応する様に設定され、またデータバス
接続信号dcは現用中央制御装置CC０またはCC１
に至るアドレスバスAB０およびデータバスDB
０、またはアドレスバスAB１およびデータバス
DB１と接続状態に在つた主記憶装置MM０また
はMM１を切離し、該アドレスバスAB０および
データバスDB０、またはアドレスバスAB１およ
びデータバスDB１と切離されていた主記憶装置
MM０またはMM１を接続する様に設定され、更
にアンサバス接続信号wcは論理値１となる様設
定される。従つて今、中央制御装置CC０が現
用、中央制御装置CC１が予備とし、主記憶装置
MM０内のフリツプフロツプAFがリセツト状
態、フリツプフロツプDFおよびWFがセツト状
態に設定され、また主記憶装置MM１内のフリツ
プフロツプAF，DFおよびWFがセツト状態に設
定されており、且つ接続変更信号BCが論理値０
に設定されている場合には、主記憶装置MM０お
よびMM１のアドレスバス接続信号acは共に論理
値０、データバス接続信号dcおよびアンサバス
接続信号wcは共に論理値１に設定され、第３図
に示す如く、主記憶装置MM０は現用として現用
中央制御装置CC０からアクセス可能となり、ま
た主記憶装置MM１は予備として予備中央制御装
置CC１からアクセス可能となる。かかる状態に
おいて、現用中央制御装置CC０が予備主記憶装
置MM１の診断を行う為に、主記憶装置MM０に
格納されている診断プログラムに基づき予備主記
憶装置MM１に書込みまたは読出し動作を行う時
に接続変更信号BCを論理値１に設定すると、前
述の過程により現用主記憶装置MM０においては
データバス接続信号dcが論理値０に変更されて
アドレスバスAB０およびデータバスDB０から切
離され、予備主記憶装置MM１においてはアドレ
スバス制御信号acが論理値１に変更されてアドレ
スバスAB０、データバスDB０およびアンサバス
WB０に接続されて第４図の状態となり、予備主
記憶装置MM１に対し現用中央制御装置CC０か
らの書込みおよび読出しが実行される。該書込み
および読出し動作が完了し、現用中央制御装置
CC０が接続変更信号BCを論理値０に復帰させる
と、現用主記憶装置MM０内のデータバス接続信
号dcおよび予備主記憶装置MM１内のアドレスバ
ス接続信号acの論理値は元状態に復帰し、現用中
央制御装置CC０は再び現用主記憶装置MM１に
アクセス可能となる。
る。第５図は本発明の一実施例によるバス接続信
号変更手段を示す図である。なお、全図を通じて
同一符号は同一対象物を示す。第５図において、
主記憶装置MM０およびMM１は各対応する中央
制御装置CC０およびCC１から現用予備信号
ACT、中央制御装置番号CCNo.および接続変更信
号BCを個別線を介して受信する。現用予備信号
ACTは、対応中央制御装置CC０またはCC１が
現用の場合論理値１に、予備の場合論理値０に設
定される。また接続変更信号BCは、通常の稼働
状態では論理値０に設定され、診断等の際にバス
接続形式を変更する場合には論理値１に設定され
る。かかる現用予備信号ACTおよび接続変更信
号BCを受信して、ゲートＧ１乃至Ｇ３はゲート
Ｇ９乃至Ｇ１４の導通状態を次の如く制御する。
即ち、接続変更信号BCが論理値０の場合には、
ゲートＧ９およびＧ１２が導通状態、ゲートＧ１
０，Ｇ１１，Ｇ１３およびＧ１４が阻止状態とな
り、その結果第２図と同様、アドレスバス接続信
号acの論理値はフリツプフロツプAFの出力と中
央制御装置番号CCNo.との排他論理和により定ま
り、データバス接続信号dcはフリツプフロツプ
DFの出力により定まり、アンサバス接続信号wc
はフリツプフロツプWFの出力により定まる。一
方接続変更信号BCが論理値１に設定された状態
では、現用予備信号ACTが論理値１、即ち対応
中央制御装置CC０またはCC１が現用の場合には
ゲートＧ１０およびＧ１３が導通状態、ゲートＧ
９，Ｇ１１，Ｇ１２およびＧ１４が阻止状態とな
り、また現用予備信号ACTが論理値０、即ち対
応中央制御装置CC０またはCC１が予備の場合に
はゲートＧ１１およびＧ１４が導通状態、ゲート
Ｇ９，Ｇ１０，Ｇ１２およびＧ１３が阻止状態と
なる。その結果アドレスバス接続信号acは両主記
憶装置MM０およびMM１共現用中央制御装置CC
０またはCC１に至るアドレスバスAB０、データ
バスDB０およびアンサバスWB０、またはアドレ
スバスAB１、データバスDB１およびアンサバス
WB１に対応する様に設定され、またデータバス
接続信号dcは現用中央制御装置CC０またはCC１
に至るアドレスバスAB０およびデータバスDB
０、またはアドレスバスAB１およびデータバス
DB１と接続状態に在つた主記憶装置MM０また
はMM１を切離し、該アドレスバスAB０および
データバスDB０、またはアドレスバスAB１およ
びデータバスDB１と切離されていた主記憶装置
MM０またはMM１を接続する様に設定され、更
にアンサバス接続信号wcは論理値１となる様設
定される。従つて今、中央制御装置CC０が現
用、中央制御装置CC１が予備とし、主記憶装置
MM０内のフリツプフロツプAFがリセツト状
態、フリツプフロツプDFおよびWFがセツト状
態に設定され、また主記憶装置MM１内のフリツ
プフロツプAF，DFおよびWFがセツト状態に設
定されており、且つ接続変更信号BCが論理値０
に設定されている場合には、主記憶装置MM０お
よびMM１のアドレスバス接続信号acは共に論理
値０、データバス接続信号dcおよびアンサバス
接続信号wcは共に論理値１に設定され、第３図
に示す如く、主記憶装置MM０は現用として現用
中央制御装置CC０からアクセス可能となり、ま
た主記憶装置MM１は予備として予備中央制御装
置CC１からアクセス可能となる。かかる状態に
おいて、現用中央制御装置CC０が予備主記憶装
置MM１の診断を行う為に、主記憶装置MM０に
格納されている診断プログラムに基づき予備主記
憶装置MM１に書込みまたは読出し動作を行う時
に接続変更信号BCを論理値１に設定すると、前
述の過程により現用主記憶装置MM０においては
データバス接続信号dcが論理値０に変更されて
アドレスバスAB０およびデータバスDB０から切
離され、予備主記憶装置MM１においてはアドレ
スバス制御信号acが論理値１に変更されてアドレ
スバスAB０、データバスDB０およびアンサバス
WB０に接続されて第４図の状態となり、予備主
記憶装置MM１に対し現用中央制御装置CC０か
らの書込みおよび読出しが実行される。該書込み
および読出し動作が完了し、現用中央制御装置
CC０が接続変更信号BCを論理値０に復帰させる
と、現用主記憶装置MM０内のデータバス接続信
号dcおよび予備主記憶装置MM１内のアドレスバ
ス接続信号acの論理値は元状態に復帰し、現用中
央制御装置CC０は再び現用主記憶装置MM１に
アクセス可能となる。
以上の説明から明らかな如く、本実施例によれ
ば、現用中央制御装置CC０は予備主記憶装置
MM１に対する診断を実行する時のみ現用主記憶
装置MM０、更には予備主記憶装置MM１に伝達
する制御信号BCを論理値１に変更することによ
り、現用主記憶装置MM０と予備主記憶装置MM
１との接続状態を第３図から第４図に一時変更さ
せ、所要の診断を実行することが可能となる。
ば、現用中央制御装置CC０は予備主記憶装置
MM１に対する診断を実行する時のみ現用主記憶
装置MM０、更には予備主記憶装置MM１に伝達
する制御信号BCを論理値１に変更することによ
り、現用主記憶装置MM０と予備主記憶装置MM
１との接続状態を第３図から第４図に一時変更さ
せ、所要の診断を実行することが可能となる。
なお、第５図はあく迄本発明の一実施例に過ぎ
ず、例えばバス接続信号変更手段の構成は図示さ
れるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。また本発明の対象となる中央処理系
システム内の接続状態は図示されものに限定され
ることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変らない。
ず、例えばバス接続信号変更手段の構成は図示さ
れるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。また本発明の対象となる中央処理系
システム内の接続状態は図示されものに限定され
ることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変らない。
(g) 発明の効果
以上、本発明によれば、前記現用および予備主
記憶装置において、現用中央制御装置に対する接
続状態が迅速に変更させることが可能となり、現
用中央制御装置から予備主記憶装置に対して、容
易に診断が可能となる。
記憶装置において、現用中央制御装置に対する接
続状態が迅速に変更させることが可能となり、現
用中央制御装置から予備主記憶装置に対して、容
易に診断が可能となる。
第１図は本発明の対象となる中央処理系システ
ムの一例を示す図、第２図は従来あるバス接続信
号送出手段の一例を示す図、第３図は稼働状態に
おけるバス接続状態の一例を示す図、第４図は診
断状態におけるバス接続状態の一例を示す図、第
５図は本発明の一実施例によるバス接続信号変更
手段を示す図である。 図において、CC０およびCC１は中央制御装
置、MM０およびMM１は主記憶装置、AB０およ
びAB１はアドレスバス、DB０およびDB１はデ
ータバス、WB０およびWB１はアンサバス、
AF，DFおよびWFはフリツプフロツプ、Ｇ０乃
至Ｇ１８はゲート、ACTは現用予備信号、BCは
接続変更信号、CCNo.は中央制御装置番号、acは
アドレスバス接続信号、dcはデータバス接続信
号、wcはアンサバス接続信号、を示す。
ムの一例を示す図、第２図は従来あるバス接続信
号送出手段の一例を示す図、第３図は稼働状態に
おけるバス接続状態の一例を示す図、第４図は診
断状態におけるバス接続状態の一例を示す図、第
５図は本発明の一実施例によるバス接続信号変更
手段を示す図である。 図において、CC０およびCC１は中央制御装
置、MM０およびMM１は主記憶装置、AB０およ
びAB１はアドレスバス、DB０およびDB１はデ
ータバス、WB０およびWB１はアンサバス、
AF，DFおよびWFはフリツプフロツプ、Ｇ０乃
至Ｇ１８はゲート、ACTは現用予備信号、BCは
接続変更信号、CCNo.は中央制御装置番号、acは
アドレスバス接続信号、dcはデータバス接続信
号、wcはアンサバス接続信号、を示す。
Claims (1)
- １ 現用中央制御装置からの指示により、現用お
よび予備中央制御装置に至るデータ転送用バスに
対する接続状態を設定する手段を具備する現用お
よび予備主記憶装置において、前記現用中央制御
装置から制御信号を受信することにより、前記現
用および予備主記臆装置の前記現用中央制御装置
に至るバスに対する接続状態を前記制御信号の出
ている間だけ一時的に変更させる手段を設けるこ
とを特徴とする診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148914A JPS5957352A (ja) | 1982-08-27 | 1982-08-27 | 診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148914A JPS5957352A (ja) | 1982-08-27 | 1982-08-27 | 診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5957352A JPS5957352A (ja) | 1984-04-02 |
| JPS6230659B2 true JPS6230659B2 (ja) | 1987-07-03 |
Family
ID=15463478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148914A Granted JPS5957352A (ja) | 1982-08-27 | 1982-08-27 | 診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957352A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769848B2 (ja) * | 1987-02-28 | 1995-07-31 | 日本電気株式会社 | 診断インタフエ−ス切替方式 |
-
1982
- 1982-08-27 JP JP57148914A patent/JPS5957352A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5957352A (ja) | 1984-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| US4380798A (en) | Semaphore register including ownership bits | |
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| JPS6230659B2 (ja) | ||
| JPH0122653B2 (ja) | ||
| JPH0340417B2 (ja) | ||
| JPS6259825B2 (ja) | ||
| JPS5845116B2 (ja) | 二重化記憶装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH05307491A (ja) | 多重化処理装置の切替方法および装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS60123952A (ja) | 入出力制御方式 | |
| JPS638500B2 (ja) | ||
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPH0139122B2 (ja) | ||
| JPS5855536B2 (ja) | コモンメモリ制御回路 | |
| JPH0363098B2 (ja) | ||
| JPS61173365A (ja) | デ−タ処理方式 | |
| JPH04170834A (ja) | データ伝送制御システム | |
| JPH047771A (ja) | 複合系システム | |
| JPS58184662A (ja) | 記憶装置 | |
| JPS6125180B2 (ja) | ||
| JPH04313132A (ja) | デュアルポートメモリ | |
| JPH0543142B2 (ja) |