JPS6231433A - マイクロプログラムの不走行ステツプ検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、マイクロプログラムのデバッグなどに使用さ
れるマイクロプログラムの不走行ステップ検出装置に関
するものである。

従来の技術 最近、電子計算機システム内の中央処理装置をはじめと
する各種のデータ処理装置に、マイクロプログラム制御
方式が採用されている。

従来、この種のマイクロプログラムの作成に欠くことの
できないデバッグは、机上の検討を経たのち、最終的に
は実際に走行させてみることにより行われていた。

発明が解決しようとする問題点 上記プログラムのデバッグにおいては、通常、デバッグ
に関する想定の不足や、装置異常等の設定の困難性など
から、マイクロプログラムに不走行ステップが生じる。

従来、そのような不走行ステップを正確に把握して特別
な対策を講じる平文てをしていなかったため、出荷後に
デバッグ時の不走行ステップ部分にプログラムの欠陥が
発見される場合がある。

このような事態は極めて希にしか生じないが、出荷後の
多量の装置を回収して修理するための費用は真人なもの
であり、また、発見が遅れた場合には顧客に多大な迷惑
を及ぼしてしまうおそれもある。

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明のマイクロプロ
グラムの不走行ステップ検出装置は、マイクロプログラ
ム制御装置内のマイクロプログラムメモリのアドレスに
対応するアドレスを有するメモリと、マイクロプログラ
ム制御装置の走行中にそのマイクロプログラム・メモリ
に供給されるアドレスに対応するアドレスを上記メモリ
に供給しつつ所定のデータを書込ませる制御手段とを備
えている。

本発明の好適な°一実施例においては、上記所定のデー
タは１ビツトのデータからなり、走行ステップと不走行
ステ・７プとが単純明快なビットマットとして表示され
る。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例 第１図は、本発明の一実施例に係わるマイクロプログラ
ムの不走行ステップ検出装置の構成を、検出対象のマイ
クロプログラムが走行するマイクロプログラム制御装置
の一部と共に示すブロック図である。

検出対象のマイクロプログラム制御装置１０は、マイク
ロプログラム・メモリ１１．アドレスレジスタ１２．マ
イクロ命令レジスタ１３及びアドレスセレクタ１４等を
備えた周知のものである。従って、その動作の説明は省
略する。

本実施例に係わるマイクロプログラムの不走行ステップ
検出装置２０は、メモリ２１．アドレスセレクタ２２．
書込みデータを保持するデータレジスタ２３．メモリ２
１の書込み読出しを制御する制御回路２４．アドレスカ
ウンタ２５及びプリンタ２６を備えている。

メモリ２１は、マイクロプログラム制御装置１０内に備
えられるマイクロプログラム・メモリ１１と同一のアド
レスを有している。アドレスセレクタ２２は、制御回路
２４の選択指令に従って、マイクロプログラム制御装置
１０内のアドレスレジスタ１２の出力とアドレスカウン
タ２５の出力の一方をメモリ２１に供給する。データレ
ジスタ２３は、論理“１”の書込みデータを保持してい
る。

マイクロプログラム制御回路１０では、マイクロプログ
ラム・メモリ１１内に格納されているマイクロプログラ
ムのデバッグを目的として、図示しない主記憶装置に格
納されている試験用プログラムが実行される。この試験
用プログラムは、マイクロプログラム・メモリ１１内の
マイクロプログラムのうちできるだけ多くのステップが
実行されるように考慮して作成される。

制御回路２４は、マイクロプログラム制御装置１０の動
作開始に先立って、外部から書込み指令を受けると、メ
モリ２１の全てのアドレスの内容を論理“０”に初期設
定し、データレジスタ２３に論理“１”の書込みデータ
を設定する。また、制御回路２４は、アドレスレジスタ
１２から出力されるアドレスを選択してメモリ２１に供
給することをアドレスセレクタ２２に指令する。

この後、マイクロプログラム制御装置１０の動作が開始
されて、アドレスレジスタ１２から最初のマイクロ命令
を読出すためのアドレスが出力されると、これを検出し
た制御回路２４はメモリ２１に連なるリード／ライト信
号線Ｒ／Ｗ上にライト指令を出力する。この結果、メモ
リ１１内のマイクロプログラム・メモリ１１と同一のア
ドレスに、レジスタ２３に保持されている論理の“１”
が書込まれる。

次のアドレスがアドレスレジスタ１２から読出されると
、これを検出した制御回路２４はメモリ２１に連なるリ
ード／ライト信号線Ｒ／Ｗ上にライト指令を出力する。

この結果、メモリ１１内のマイクロプログラム・メモリ
１１と同一のアドレスに、データレジスタ２３に保持さ
れている論理の“１”が書込まれる。

以下、同様にして、マイクロプログラム制御装置１０の
アドレスレジスタから出力されたアドレスと同一のアド
レスを有するメモリ２１内に論理の“１”が書込まれ行
く。同一のマイクロ命令が複数回実行された場合には、
そのつど論理“１”のデータが上書きされてゆく。

従って、マイクロプログラム制御装置１０の動作が終了
した時点においては、マイクロプログラムの走行ステッ
プのアドレスに対応するメモリ１１のアドレスには、論
理“１”が書込まれ、不走行ステップのアドレスに対応
するアドレスには論理“０″が残されている。

制御回路２４は、この書込みの終了後、外部からの出し
指令を受けると、アドレスカウンタ２５の出力を選択し
てメモリ２１に供給することをセレクタ２２に指令し、
アドレスカウンタ２５を最初のアドレスに設定する。次
に、制御回路２４は、メモリ２１に連なるリード／ライ
ト信号線Ｒ／Ｗ上にライト指令を発する。引続き、制御
回路２４は、アドレス歩進指令をアドレスカウンタ２５
に、ライト指令をメモリ１１に発しつつ走行、不走行デ
ータをプリンタ２６に出力させる。

この結果、メモリ２１の内容がアドレス順にプリンタ２
６に出力される。メモリ２１に供給されるアドレスも同
時にプリンタ２６に出力される。

このように、プリンタ２６には、第２図に示すような、
メモリ１１の読出しアドレスとその内容である“１”　
、“０″のビットマツプが印字される。このビットマツ
プ上で、０”の部分は、マイクロプログラムの不走行ス
テップであることを直裁に表示している。

以上、メモリ１１内に１ビツトのデータを書込みむ構成
を例示したが、所定のデータである限りこれに限定され
ない。

また、プリンタへの出力の便宜上、メモリ１１内にメモ
リ１１自身のアドレスを所定のデータと対にして書込む
構成としてもよい。

また、メモリ２１の出力側に比較回路を設け、不走行ス
テップに関する情報のみを選択的に出力するように構成
してもよい。

発明の効果 以上詳細に説明したように本発明の装置は、簡易なハー
ドウェアにより、デバッグ対象のマイクロプログラムの
不走行ステップを迅速・確実に把握できるという効果が
奏される。

そのような不走行ステップには、重点的な机上検討を施
したり、その部分が走行するように疑似的な異常動作等
を追加して再デバッグを実施したりすることにより、デ
バッグ漏れによる不良品の発生を回避できる。この結果
、不良品の回収や修理等に必要になるかもしれない真人
な出費を未然に防げるだけでなく、顧客に対する信用も
維持できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるマイクロプログラム
の不走行ステップ検出装置の構成をマイクロプログラム
制御装置の構成と共に示すブロック図、第２図は第１図
の検出装置による検出結果の一例を示す概念図である。 １０・・マイクロプログラム制御装置、１１・・アドレ
スレジスタ、２０・・本発明の一実施例に係わるマイク
ロプログラムの不走行ステップ検出装置、２１・・メモ
リ、２２・・アドレスセレクタ、２３・・書込みデータ
を保持するデータレジスタ、２４・・制御回路、２５・
・アドレスカウンタ、２６・・プリンタ。

Claims (2)

【特許請求の範囲】
1. （１）マイクロプログラム制御装置内で実行されるマイ
   クロプログラムの不走行ステップを検出する装置であっ
   て、 前記マイクロプログラム制御装置内のマイクロプログラ
   ムメモリのアドレスに対応するアドレスを有するメモリ
   と、 前記マイクロプログラム制御装置の走行中にそのマイク
   ロプログラム・メモリに供給されるアドレスに対応する
   アドレスを前記メモリに供給しつつ所定のデータを書込
   ませる制御手段とを備えたことを特徴とするマイクロプ
   ログラムの不走行ステップ検出装置。
2. （２）前記所定のデータは、１ビットのデータであるこ
   とを特徴とする特許請求の範囲第１項記載のマイクロプ
   ログラムの不走行ステップ検出装置。