JPH07200417A - メモリエラー検出装置 - Google Patents
メモリエラー検出装置Info
- Publication number
- JPH07200417A JPH07200417A JP5352385A JP35238593A JPH07200417A JP H07200417 A JPH07200417 A JP H07200417A JP 5352385 A JP5352385 A JP 5352385A JP 35238593 A JP35238593 A JP 35238593A JP H07200417 A JPH07200417 A JP H07200417A
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory
- power supply
- occurrence
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 103
- 238000001514 detection method Methods 0.000 title claims abstract description 22
- 238000012423 maintenance Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】メモリエラーの発生部分を特定し、また、シス
テム全体を停止することなくエラー発生部分のメモリを
交換する。 【構成】エラーチェック部２００はメモリ部分１１０〜
１４０に関してエラーの発生を検出し、エラーメモリ選
択信号保持部３００はエラー検出時のメモリ選択信号７
１０〜７４０を保持する。このエラーメモリ選択信号保
持部３００で保持された信号は、エラー報告３１０〜３
４０としてエラー表示部４１０〜４４０に報告されると
共に、電源供給部５００に報告されてエラーを発生した
メモリへの電源供給を停止するために使用される。
テム全体を停止することなくエラー発生部分のメモリを
交換する。 【構成】エラーチェック部２００はメモリ部分１１０〜
１４０に関してエラーの発生を検出し、エラーメモリ選
択信号保持部３００はエラー検出時のメモリ選択信号７
１０〜７４０を保持する。このエラーメモリ選択信号保
持部３００で保持された信号は、エラー報告３１０〜３
４０としてエラー表示部４１０〜４４０に報告されると
共に、電源供給部５００に報告されてエラーを発生した
メモリへの電源供給を停止するために使用される。
Description
【０００１】
【産業上の利用分野】本発明は、メモリのエラーを検出
し、エラー箇所を特定するメモリエラー検出装置に関す
る。
し、エラー箇所を特定するメモリエラー検出装置に関す
る。
【０００２】
【従来の技術】従来のメモリエラー検出装置では、メモ
リーのエラーを検出した際、メモリ全体としてエラーが
発生したことを認識できるだけで、いずれの部分でエラ
ーが発生したのかは特定することはできなかった。
リーのエラーを検出した際、メモリ全体としてエラーが
発生したことを認識できるだけで、いずれの部分でエラ
ーが発生したのかは特定することはできなかった。
【０００３】図４を参照すると、４つのメモリ１１０〜
１４０についてエラーの発生を検出するメモリエラー検
出装置の従来技術の一例である。各メモリ１１０〜１４
０にアドレス６００が供給され、メモリ選択信号７１０
〜７４０の内１つのみが有効状態にされる。これによ
り、メモリ１１０〜１４０の内１つのみから読み出しデ
ータが出力される。エラーチェック部２００は、リード
データ取り込みタイミング２１０により与えられるタイ
ミングでデータ線８００上のデータについてエラーチェ
ックする。エラーが発生している場合はエラー報告２２
０にその旨が報告される。
１４０についてエラーの発生を検出するメモリエラー検
出装置の従来技術の一例である。各メモリ１１０〜１４
０にアドレス６００が供給され、メモリ選択信号７１０
〜７４０の内１つのみが有効状態にされる。これによ
り、メモリ１１０〜１４０の内１つのみから読み出しデ
ータが出力される。エラーチェック部２００は、リード
データ取り込みタイミング２１０により与えられるタイ
ミングでデータ線８００上のデータについてエラーチェ
ックする。エラーが発生している場合はエラー報告２２
０にその旨が報告される。
【０００４】
【発明が解決しようとする課題】上述した従来のメモリ
エラー検出装置では、メモリ全体としてのエラーを検出
するのみであり、実際にいずれのメモリ部分、例えばメ
モリチップやメモリチップの集合、でエラーが発生した
のかを特定することが困難であるという問題があった。
エラー検出装置では、メモリ全体としてのエラーを検出
するのみであり、実際にいずれのメモリ部分、例えばメ
モリチップやメモリチップの集合、でエラーが発生した
のかを特定することが困難であるという問題があった。
【０００５】
【課題を解決するための手段】上記課題を解決するため
本願発明は、読み出しデータ線を共通にする複数のメモ
リからなる記憶装置についてメモリのエラー発生を検出
するメモリエラー検出装置であって、前記読み出しデー
タ線上のデータについてエラーの発生を検出するエラー
チェック手段と、このエラーチェック手段によってエラ
ー発生が検出された場合には前記複数のメモリの各々へ
のメモリ選択信号を保持するエラーメモリ選択信号保持
手段と、このエラーメモリ選択信号保持手段が保持する
信号を表示するエラー表示部とを含み、前記複数のメモ
リの内いずれのメモリにおいてエラーが発生したのかを
特定する。
本願発明は、読み出しデータ線を共通にする複数のメモ
リからなる記憶装置についてメモリのエラー発生を検出
するメモリエラー検出装置であって、前記読み出しデー
タ線上のデータについてエラーの発生を検出するエラー
チェック手段と、このエラーチェック手段によってエラ
ー発生が検出された場合には前記複数のメモリの各々へ
のメモリ選択信号を保持するエラーメモリ選択信号保持
手段と、このエラーメモリ選択信号保持手段が保持する
信号を表示するエラー表示部とを含み、前記複数のメモ
リの内いずれのメモリにおいてエラーが発生したのかを
特定する。
【０００６】また、前記エラーメモリ選択信号保持手段
からの信号に応じて、エラーを発生した前記メモリへの
電源供給を停止するように指示する電源制御部をさらに
有する。
からの信号に応じて、エラーを発生した前記メモリへの
電源供給を停止するように指示する電源制御部をさらに
有する。
【０００７】
【実施例】次に本願発明のメモリエラー検出装置の第一
の実施例について図面を参照して詳細に説明する。
の実施例について図面を参照して詳細に説明する。
【０００８】図１を参照すると、本願発明の第一の実施
例であるメモリエラー検出装置は、４つのメモリ部分１
１０〜１４０に関してエラーの発生を検出するエラーチ
ェック部２００と、いずれのメモリ部分１１０〜１４０
でエラーが発生したのかを保持するエラーメモリ選択信
号保持部３００と、メモリ部分１１０〜１４０の各々に
ついてエラーが発生した旨を表示するエラー表示部３１
０〜３４０とを含んでいる。
例であるメモリエラー検出装置は、４つのメモリ部分１
１０〜１４０に関してエラーの発生を検出するエラーチ
ェック部２００と、いずれのメモリ部分１１０〜１４０
でエラーが発生したのかを保持するエラーメモリ選択信
号保持部３００と、メモリ部分１１０〜１４０の各々に
ついてエラーが発生した旨を表示するエラー表示部３１
０〜３４０とを含んでいる。
【０００９】各メモリ１１０〜１４０は、メモリ選択信
号７１０〜７４０によって選択されると、アドレス線６
００によって供給されるアドレスを使用してデータを読
み出し、データ線８００に読み出しデータを出力する。
ここで、メモリ選択信号７１０〜７４０は、メモリ１１
０〜１４０の内いずれか一つのみが選択されるように制
御される。従って、データ線８００に対し複数のメモリ
からデータが出力されることはない。
号７１０〜７４０によって選択されると、アドレス線６
００によって供給されるアドレスを使用してデータを読
み出し、データ線８００に読み出しデータを出力する。
ここで、メモリ選択信号７１０〜７４０は、メモリ１１
０〜１４０の内いずれか一つのみが選択されるように制
御される。従って、データ線８００に対し複数のメモリ
からデータが出力されることはない。
【００１０】また、メモリ１１０〜１４０はエラー検出
のための符号を含むものとする。このエラー検出のため
の符号としてパリティを使用する場合、例えば、メモリ
１１０〜１３０に３ビットで１語のデータを格納し、メ
モリ１４０にパリティを１ビット格納するといった構成
が考えられる。このとき、各メモリ１１０〜１４０に格
納されるデータを各々 Ｄ1，Ｄ2，Ｄ3，Ｄ4 とすると、
次式が成り立つようにＤ4 が設定される。
のための符号を含むものとする。このエラー検出のため
の符号としてパリティを使用する場合、例えば、メモリ
１１０〜１３０に３ビットで１語のデータを格納し、メ
モリ１４０にパリティを１ビット格納するといった構成
が考えられる。このとき、各メモリ１１０〜１４０に格
納されるデータを各々 Ｄ1，Ｄ2，Ｄ3，Ｄ4 とすると、
次式が成り立つようにＤ4 が設定される。
【００１１】 Ｄ4 ＝ Ｄ1 xor Ｄ2 xor Ｄ3 …式（１） 但し、xor は排他的論理和を表す。
【００１２】エラーチェック部２００は、リードデータ
取り込みタイミング２１０により与えられる取り込みタ
イミングにより、データ線８００上のデータを取り込ん
で、エラーの発生をチェックする。エラーチェック部２
００は、エラーの発生をチェックするに当たり、予め設
定された関係、例えば式（１）のような関係が成立して
いるか否かを調べる。もし、エラーを検出した場合に
は、エラー検出信号２２０をエラーメモリ選択信号保持
部３００に出力する。
取り込みタイミング２１０により与えられる取り込みタ
イミングにより、データ線８００上のデータを取り込ん
で、エラーの発生をチェックする。エラーチェック部２
００は、エラーの発生をチェックするに当たり、予め設
定された関係、例えば式（１）のような関係が成立して
いるか否かを調べる。もし、エラーを検出した場合に
は、エラー検出信号２２０をエラーメモリ選択信号保持
部３００に出力する。
【００１３】エラーメモリ選択信号保持部３００は、エ
ラー検出信号２２０をエラーチェック部２００から受け
取ると、メモリ１１０〜１４０に入力されるメモリ選択
信号７１０〜７４０を保持する。これにより、対応する
エラー表示部４１０〜４４０に対してエラー報告３１０
〜３４０を出力することができる。
ラー検出信号２２０をエラーチェック部２００から受け
取ると、メモリ１１０〜１４０に入力されるメモリ選択
信号７１０〜７４０を保持する。これにより、対応する
エラー表示部４１０〜４４０に対してエラー報告３１０
〜３４０を出力することができる。
【００１４】次に本願発明の第一の実施例であるメモリ
エラー検出装置の動作について図を参照して説明する。
エラー検出装置の動作について図を参照して説明する。
【００１５】図２を参照すると、本願発明の第一の実施
例であるメモリエラー検出装置におけるタイミングチャ
ートを示している。
例であるメモリエラー検出装置におけるタイミングチャ
ートを示している。
【００１６】まず、第０クロックでは、クロックの立ち
上がりでメモリ選択信号７１０〜７４０の内、メモリ選
択信号７２０のみが有効状態になったことを示してい
る。これによって、メモリ２が選択されて、アドレス線
６００が示すアドレスによってメモリ２からデータが読
み出される。この読み出し結果は、データ線８００に出
力される。このデータ線８００上の読み出しデータは、
リードデータ取り込みタイミング２１０からの取り込み
タイミングによってエラーチェック部２００に取り込ま
れ、エラーチェック対象となる。このエラーチェック結
果はエラー検出信号２２０に出力される。図２の例で
は、このメモリ２からのデータは正常なデータであり、
エラー検出信号２２０は未発生状態のままである。
上がりでメモリ選択信号７１０〜７４０の内、メモリ選
択信号７２０のみが有効状態になったことを示してい
る。これによって、メモリ２が選択されて、アドレス線
６００が示すアドレスによってメモリ２からデータが読
み出される。この読み出し結果は、データ線８００に出
力される。このデータ線８００上の読み出しデータは、
リードデータ取り込みタイミング２１０からの取り込み
タイミングによってエラーチェック部２００に取り込ま
れ、エラーチェック対象となる。このエラーチェック結
果はエラー検出信号２２０に出力される。図２の例で
は、このメモリ２からのデータは正常なデータであり、
エラー検出信号２２０は未発生状態のままである。
【００１７】第１クロックでは、入力データに変化はな
く、メモリエラー検出装置の動作の動作に変化はない。
く、メモリエラー検出装置の動作の動作に変化はない。
【００１８】次に、第２クロックでは、クロックの立ち
上がりでメモリ選択信号７１０〜７４０の内、メモリ選
択信号７１０のみが有効状態になったことを示してい
る。これによって、メモリ１が選択されて、アドレス線
６００が示すアドレスによってメモリ１からデータが読
み出される。この読み出し結果は、第０クロックの場合
と同様、データ線８００に出力される。このデータ線８
００上の読み出しデータは、リードデータ取り込みタイ
ミング２１０からの取り込みタイミングによってエラー
チェック部２００に取り込まれ、エラーチェック対象と
なる。このエラーチェック結果はエラー検出信号２２０
に出力される。図２の例では、このメモリ１からのデー
タに異常があった場合を示しており、エラー検出信号２
２０はクロック２からクロック３にかけてエラー検出状
態を示している。
上がりでメモリ選択信号７１０〜７４０の内、メモリ選
択信号７１０のみが有効状態になったことを示してい
る。これによって、メモリ１が選択されて、アドレス線
６００が示すアドレスによってメモリ１からデータが読
み出される。この読み出し結果は、第０クロックの場合
と同様、データ線８００に出力される。このデータ線８
００上の読み出しデータは、リードデータ取り込みタイ
ミング２１０からの取り込みタイミングによってエラー
チェック部２００に取り込まれ、エラーチェック対象と
なる。このエラーチェック結果はエラー検出信号２２０
に出力される。図２の例では、このメモリ１からのデー
タに異常があった場合を示しており、エラー検出信号２
２０はクロック２からクロック３にかけてエラー検出状
態を示している。
【００１９】第３クロックでは、エラー検出信号２２０
を受けて、メモリ選択信号７１０〜７４０がクロックの
足ち上がりでエラーメモリ選択信号保持部３００に保持
される。このときのメモリ選択信号７１０〜７４０の状
態はメモリ選択信号７１０のみが有効状態を示し、他の
メモリ選択信号７２０〜７４０は無効状態を示してい
る。これにより、この第３クロックの立ち上がりからエ
ラー報告３１０のみが有効状態を示し、他のエラー報告
３２０〜３４０は無効状態を示すことになる。すなわ
ち、エラー報告３１０のみがエラーを報告し、エラー表
示部４１０のみがエラーを表示する。これにより、オペ
レータや保守者は、エラー表示部４１０〜４４０を監視
することにより、各々対応するメモリ１１０〜１４０の
いずれにエラーが発生したのかを知ることができる。
を受けて、メモリ選択信号７１０〜７４０がクロックの
足ち上がりでエラーメモリ選択信号保持部３００に保持
される。このときのメモリ選択信号７１０〜７４０の状
態はメモリ選択信号７１０のみが有効状態を示し、他の
メモリ選択信号７２０〜７４０は無効状態を示してい
る。これにより、この第３クロックの立ち上がりからエ
ラー報告３１０のみが有効状態を示し、他のエラー報告
３２０〜３４０は無効状態を示すことになる。すなわ
ち、エラー報告３１０のみがエラーを報告し、エラー表
示部４１０のみがエラーを表示する。これにより、オペ
レータや保守者は、エラー表示部４１０〜４４０を監視
することにより、各々対応するメモリ１１０〜１４０の
いずれにエラーが発生したのかを知ることができる。
【００２０】次に本願発明のメモリエラー検出装置の第
二の実施例について図面を参照して詳細に説明する。
二の実施例について図面を参照して詳細に説明する。
【００２１】図３を参照すると、本願発明の第二の実施
例であるメモリエラー検出装置は、オペレータ指示線５
５０を入力する電源制御部５００が加わっている以外
は、第二の実施例と同様の構成を有している。
例であるメモリエラー検出装置は、オペレータ指示線５
５０を入力する電源制御部５００が加わっている以外
は、第二の実施例と同様の構成を有している。
【００２２】電源制御部５００は、エラーチェック部２
００によりエラーが検出された際、エラーメモリ選択信
号保持部３００からエラー報告３１０〜３４０によっ
て、いずれのメモリにおいてエラーが発生したかの報告
を受ける。このエラー報告を受けて、電源制御部５００
は対応するメモリへの電源供給を停止する。このメモリ
への電源供給停止は、電源制御信号５１０〜５４０によ
り指示される。
００によりエラーが検出された際、エラーメモリ選択信
号保持部３００からエラー報告３１０〜３４０によっ
て、いずれのメモリにおいてエラーが発生したかの報告
を受ける。このエラー報告を受けて、電源制御部５００
は対応するメモリへの電源供給を停止する。このメモリ
への電源供給停止は、電源制御信号５１０〜５４０によ
り指示される。
【００２３】このような構成を有することにより、第二
の実施例においても、オペレータや保守者は、エラー表
示部４１０〜４４０を監視することにより、各々対応す
るメモリ１１０〜１４０のいずれにエラーが発生したの
かを知ることができる。さらに、第二の実施例では、エ
ラーの発生したメモリへの電源供給は停止されているた
め、オペレータや保守者は該当するメモリを、システム
全体を停止することなく交換することができる。
の実施例においても、オペレータや保守者は、エラー表
示部４１０〜４４０を監視することにより、各々対応す
るメモリ１１０〜１４０のいずれにエラーが発生したの
かを知ることができる。さらに、第二の実施例では、エ
ラーの発生したメモリへの電源供給は停止されているた
め、オペレータや保守者は該当するメモリを、システム
全体を停止することなく交換することができる。
【００２４】オペレータや保守者は、メモリの交換後に
は、オペレータ指示線５５０により電源供給再開を指示
する。これによって、電源供給部５００は電源制御信号
５１０〜５４０を通じて電源供給の再開を指示し、シス
テム全体を停止することなくメモリの交換を完了する。
は、オペレータ指示線５５０により電源供給再開を指示
する。これによって、電源供給部５００は電源制御信号
５１０〜５４０を通じて電源供給の再開を指示し、シス
テム全体を停止することなくメモリの交換を完了する。
【００２５】なお、本願発明の実施例ではエラーチェッ
ク対象となるメモリを４つとしているが、このメモリは
システムの要求に応じて任意の数により構成できること
はいうまでもない。
ク対象となるメモリを４つとしているが、このメモリは
システムの要求に応じて任意の数により構成できること
はいうまでもない。
【００２６】
【発明の効果】以上説明したように本発明では、エラー
表示部を監視することにより、オペレータや保守者が容
易にエラーの発生部分を特定することができる。また、
エラーの発生したメモリへの電源供給が自動的に停止
し、オペレータや保守者は該当するメモリを、システム
全体を停止することなく交換することができるという効
果を有する。
表示部を監視することにより、オペレータや保守者が容
易にエラーの発生部分を特定することができる。また、
エラーの発生したメモリへの電源供給が自動的に停止
し、オペレータや保守者は該当するメモリを、システム
全体を停止することなく交換することができるという効
果を有する。
【図１】本発明のメモリエラー検出装置の第一の実施例
を表すブロック図である。
を表すブロック図である。
【図２】本発明の第一の実施例のメモリエラー検出装置
の動作のタイミングチャートを表す図である。
の動作のタイミングチャートを表す図である。
【図３】本発明の第二の実施例のメモリエラー検出装置
を表すブロック図である。
を表すブロック図である。
【図４】従来技術によるメモリエラー検出装置を表すブ
ロック図である。
ロック図である。
１１０〜１４０ メモリ ２００ エラーチェック部 ２１０ リードデータ取り込みタイミング ２２０ エラー検出信号 ３００ エラーメモリ選択信号保持部 ３１０〜３４０ エラー報告 ４１０〜４４０ エラー表示部 ５００ 電源制御部 ５１０〜５４０ 電源制御信号 ５５０ オペレータ指示線 ６００ アドレス線 ７１０〜７４０ メモリ選択信号 ８００ データ線
Claims (2)
- 【請求項１】読み出しデータ線を共通にする複数のメモ
リからなる記憶装置についてメモリのエラー発生を検出
するメモリエラー検出装置であって、 前記読み出しデータ線上のデータについてエラーの発生
を検出するエラーチェック手段と、 このエラーチェック手段によってエラー発生が検出され
た場合には前記複数のメモリの各々へのメモリ選択信号
を保持するエラーメモリ選択信号保持手段と、 このエラーメモリ選択信号保持手段が保持する信号を表
示するエラー表示部とを含み、 前記複数のメモリの内いずれのメモリにおいてエラーが
発生したのかを特定することを特徴とするメモリエラー
検出装置。 - 【請求項２】前記エラーメモリ選択信号保持手段からの
信号に応じて、エラーを発生した前記メモリへの電源供
給を停止するように指示する電源制御部をさらに有する
ことを特徴とする請求項１に記載のメモリエラー検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352385A JPH07200417A (ja) | 1993-12-29 | 1993-12-29 | メモリエラー検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352385A JPH07200417A (ja) | 1993-12-29 | 1993-12-29 | メモリエラー検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07200417A true JPH07200417A (ja) | 1995-08-04 |
Family
ID=18423717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5352385A Pending JPH07200417A (ja) | 1993-12-29 | 1993-12-29 | メモリエラー検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07200417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019008423A (ja) * | 2017-06-21 | 2019-01-17 | 株式会社リコー | 情報処理装置、画像処理装置、情報処理装置の制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62138942A (ja) * | 1985-12-13 | 1987-06-22 | Nec Corp | 情報処理装置 |
| JPS63247854A (ja) * | 1987-04-03 | 1988-10-14 | Nec Corp | 記憶装置 |
| JPH02133843A (ja) * | 1988-11-15 | 1990-05-23 | Toyo Commun Equip Co Ltd | メモリエラー検出方式 |
-
1993
- 1993-12-29 JP JP5352385A patent/JPH07200417A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62138942A (ja) * | 1985-12-13 | 1987-06-22 | Nec Corp | 情報処理装置 |
| JPS63247854A (ja) * | 1987-04-03 | 1988-10-14 | Nec Corp | 記憶装置 |
| JPH02133843A (ja) * | 1988-11-15 | 1990-05-23 | Toyo Commun Equip Co Ltd | メモリエラー検出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019008423A (ja) * | 2017-06-21 | 2019-01-17 | 株式会社リコー | 情報処理装置、画像処理装置、情報処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018128820A (ja) | 制御装置およびその制御方法 | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JPS6226734B2 (ja) | ||
| JPH07200417A (ja) | メモリエラー検出装置 | |
| JP3512442B2 (ja) | 記憶装置の試験用エラー発生制御装置 | |
| JP3576978B2 (ja) | メモリポート、記憶装置、情報処理システム | |
| JP3039631B2 (ja) | 信号線監視装置 | |
| JP3109573B2 (ja) | 障害ｌｓｉ検出方式 | |
| JPH07325731A (ja) | システムバス診断装置 | |
| JP3262094B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPS6218943B2 (ja) | ||
| KR920003272B1 (ko) | 소형 시스템에서의 램의 이중화 방법 및 회로 | |
| JPH06161796A (ja) | 情報処理装置 | |
| JPH05173899A (ja) | 情報処理装置 | |
| JPH04120642A (ja) | Ｒａｍ故障検出方式 | |
| JPH0215348A (ja) | 記憶装置 | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPH05257823A (ja) | 情報処理装置 | |
| JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
| JPS5833574B2 (ja) | ニユウシユツリヨクソウチ ノ ジヨウタイヒヨウジシテイホウシキ | |
| JPH05158841A (ja) | 通信制御装置 | |
| JP2000105716A (ja) | クラスタシステムおよびクラスタシステムにおける基本処理装置の動作状態監視方法 | |
| JP2002042492A (ja) | 半導体メモリ試験装置およびその動作不良検出方法 | |
| JPS6386053A (ja) | 情報処理装置 | |
| JPH01155445A (ja) | 状態履歴記憶方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970513 |