JPH01263852A - マイクロプロセサ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプロセサを用いたファームウェア装置
に関し、特にメモリ内存の保存に関する。

（従来の技術） 従来、マイクロプロセサ音用いたファームウェアにおい
ては、装置はプロセサの他にリードオンリメモリ、ラン
ダムアクセスメモリ、ならびにバスコントローラにより
ＴＡ成されている。

このなかで、システムメモリとして用いられるランダム
アクセスメモリはワークエリア、あるいはバッファとし
て用いられるが、当然のことながらメモ１月こ沃たなデ
ータが書込まれれば。

それまでに曹込せれていたデータはなくなってし壕う。

（発明が解決しようとする課題〉 上、述した従来のマイクロプロセサ方式におけるシステ
ムメモリは％通常、ランタムアクセスメモリで構成され
ており、メモリに新たなデータが書込まれれば、それま
でｉ６壕れていたデータはなくなってしまう。

装置に障吾が発生したとき、原因の努析のため障害発生
時点でのメモリ内容ケに義會とめずに取得したい場合が
あるが、従来の装置では装に’ｔとめずにメモリ内容？
取得することができない。そのため、障害原因の究明が
できないと云う欠点がある。

本発明の目的は、障害発生時などの任意の時点でのメモ
リの内容を、その時点で装置？とめることなく取得する
ことにより上記欠点全除去し、障害原因を究明できるよ
うに構成したマイクロプロセサ方式ケ提供することにあ
る。

（課題全解決するだめの手段） 本発明によるマイクロプロセサ方式は、データに待避し
ておくだめのデータ侍社用メモリと。

システムバスｌこ接続されていてマイクロプロセサ？内
蔵したデータ待避制御回路とｔａ偏して構成したもので
ある。

データ待避制御回路は、外部トリガ信号を受信したとき
にシステムメモリのアドレス？指定し１データを抗出丁
とともに、データ？データ侍縫用メモ１月こ舊込むだめ
のものである。

（実　施例） 次に５本発明について図面會参照して説明する。

第１図は１本光明ｔこよるマイクロプロセサ方式の一実
梅例を示すブロック図である。

第１図において％　１はシステムメモリ、、２はデータ
待貨制御回路、３はデータ待近用メモリ。

４はアドレスバス、５はデータバス、６は制御信号線、
７はトリガイざ号線である。

システムメモリ１はファームウェア内のバスに接続され
１通常使用されているメモリである。

データ侍纒制御回路２は、信号線７上のトリガ信号によ
って起動され、システムメモリ１内の特定エリアのデー
タ全データ待蒋用メモリ３１こ移し変えるようにマイク
ロプロセサにより制御を行う。

制御回路２正こけ、複数個のトリガ４８号線が接続され
る。それぞれのトリガ信号が入力された際に、システム
メモリ１内でどのエリアのデータ？退避するかは、予め
プログラムにより開始アドレスおよびデータ数として制
御回路２に設定しておく。

障害検出などによ！７信号線７上のトリガ信号が制御回
路２に入力されると、制御回路２は入力されたトリガ信
号に対応して設定されている開始アドレスからのデータ
ケシステムバスｔ＝Ａして読出しながら、ａ出されたデ
ータケデータ侍縫用メモリ３に１込んでゆき、これ音指
定された範囲まで太施する。

待避されたデータは、待避用メモリ３から利？ｌ！！１
回路２全通して読出される。

（発明の効果） 以上説明したように本発明は２障害発生時の任意の時点
でのメ七りの内容驚、その時点で装置１金とめることな
く取得することにより、運用中の装置の障害調ｆなどに
効果がある。

【図面の簡単な説明】

第１図は１本発明によるマイクロプロセサ方式の一実施
例ケ示すブロック図である■１・・・システムメモリ ２・・・テータ侍近ｌ＋１１１鈎回路 ３・・・データ待避用メモリ ４．５・・り寸ス ６．７・・・信号線 才１ｘ 仝

Claims (1)

【特許請求の範囲】
1. データを待避しておくためのデータ待避用メモリと、シ
   ステムバスに接続されていて、マイクロプロセサを内蔵
   し、外部トリガ信号を受信したときにシステムメモリの
   アドレスを指定して前記データを読出すとともに前記デ
   ータを前記データ待避用メモリに書込むためのデータ待
   避制御回路とを具備して構成したことを特徴とするマイ
   クロプロセサ方式。