JPS6231495B2 - - Google Patents
Info
- Publication number
- JPS6231495B2 JPS6231495B2 JP54036863A JP3686379A JPS6231495B2 JP S6231495 B2 JPS6231495 B2 JP S6231495B2 JP 54036863 A JP54036863 A JP 54036863A JP 3686379 A JP3686379 A JP 3686379A JP S6231495 B2 JPS6231495 B2 JP S6231495B2
- Authority
- JP
- Japan
- Prior art keywords
- package body
- cap
- semiconductor chip
- package
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、多数の外部接続端子を有するICパ
ツケージすなわち、半導体装置に関するものであ
る。
ツケージすなわち、半導体装置に関するものであ
る。
LSIパツケージ等のICパツケージは必然的に外
部接続端子が多く、その外部接続端子としてピン
を用いる従来の一般的構造のLSIパツケージで
は、ピンはパツケージ本体の周辺部にのみ配置さ
れるのでピンの配置密度に限度があり、又特別の
放熱手段を持つていないので、容量的な面からも
制限を受ける。パツケージの側面からリードを導
出する方式もあるが、側面は面積が少ないので必
然的にリードの導出密度が高くなり、ハンドリン
グの面で不利である。
部接続端子が多く、その外部接続端子としてピン
を用いる従来の一般的構造のLSIパツケージで
は、ピンはパツケージ本体の周辺部にのみ配置さ
れるのでピンの配置密度に限度があり、又特別の
放熱手段を持つていないので、容量的な面からも
制限を受ける。パツケージの側面からリードを導
出する方式もあるが、側面は面積が少ないので必
然的にリードの導出密度が高くなり、ハンドリン
グの面で不利である。
本発明は、このような欠点を除去し、接続端子
手段の密度を高くすることなどができ、しかも放
熱性の良好な、半導体装置を提供することを目的
とするものである。
手段の密度を高くすることなどができ、しかも放
熱性の良好な、半導体装置を提供することを目的
とするものである。
この目的を達成するために、本発明の一実施例
では、半導体装置において半導体チツプをパツケ
ージ本体の一主面上に固着せしめ、前記半導体チ
ツプ上に設け前記パツケージ本体と固着するキヤ
ツプとからなり、上記パツケージ本体のキヤツプ
が配置される面に上記半導体チツプ外部接続端子
として機能する多数のハンダドツトを形成し、所
望によりパツケージ本体のキヤツプ配置側とは反
対の面に、放熱体を取付けたものである。
では、半導体装置において半導体チツプをパツケ
ージ本体の一主面上に固着せしめ、前記半導体チ
ツプ上に設け前記パツケージ本体と固着するキヤ
ツプとからなり、上記パツケージ本体のキヤツプ
が配置される面に上記半導体チツプ外部接続端子
として機能する多数のハンダドツトを形成し、所
望によりパツケージ本体のキヤツプ配置側とは反
対の面に、放熱体を取付けたものである。
第１図及び第２図は本発明の一実施例を示すも
のであり、以下これに基づいて更に詳細に説明す
る。
のであり、以下これに基づいて更に詳細に説明す
る。
１は積層セラミツクから成るパツケージ本体で
あつて、その中央部に形成された凹所２にICチ
ツプ３が取付けられている。ICチツプ３を収納
した凹所は封止接合剤層４を介してキヤツプ５に
より封止される。パツケージ本体１の、キヤツプ
５の周辺の端面には複数のハンダドツト６が形成
されている。これらのハンダドツト６は、パツケ
ージ本体中を貫挿するメタライズ層７を介して凹
所２内に電気的に導かれ、ボンデイングワイヤ８
を介してICチツプ３の対応する端子箇所に接続
される。パツケージ本体１の、キヤツプ５とは反
対側の面には、多数の凹凸を付けて放熱表面積を
増加させた放熱体９が装着されている。
あつて、その中央部に形成された凹所２にICチ
ツプ３が取付けられている。ICチツプ３を収納
した凹所は封止接合剤層４を介してキヤツプ５に
より封止される。パツケージ本体１の、キヤツプ
５の周辺の端面には複数のハンダドツト６が形成
されている。これらのハンダドツト６は、パツケ
ージ本体中を貫挿するメタライズ層７を介して凹
所２内に電気的に導かれ、ボンデイングワイヤ８
を介してICチツプ３の対応する端子箇所に接続
される。パツケージ本体１の、キヤツプ５とは反
対側の面には、多数の凹凸を付けて放熱表面積を
増加させた放熱体９が装着されている。
このように外部接続端子をハンダドツト６とし
て形成することにより外部接続端子およびこれら
の端子を設置面に保持するための剛性を持たせる
構造が接続端子の周囲に不要となるため、高密度
の端子配置が容易となり、より高密度かつ小型の
LSIを構成することが可能となり、しかもLSI単
体のハンドリングが容易になる。又、放熱体９を
設けることにより放熱効果は著しく向上する。
て形成することにより外部接続端子およびこれら
の端子を設置面に保持するための剛性を持たせる
構造が接続端子の周囲に不要となるため、高密度
の端子配置が容易となり、より高密度かつ小型の
LSIを構成することが可能となり、しかもLSI単
体のハンドリングが容易になる。又、放熱体９を
設けることにより放熱効果は著しく向上する。
なお、キヤツプ５はパツケージ本体１の端面か
ら突出しないように埋込式にしてもよいが、図示
のごとくパツケージ本体１の端面から突出させる
ことにより、これを位置決め部材として利用でき
るので便利である。
ら突出しないように埋込式にしてもよいが、図示
のごとくパツケージ本体１の端面から突出させる
ことにより、これを位置決め部材として利用でき
るので便利である。
更に、第３図に示すように、一面側がLSIパツ
ケージの端子側の面と対応する形状に形成されて
係合可能であり、かつハンダドツト６に対向する
位置にそれぞれ対応するハンダドツト１１を形成
し、他面側にハンダドツト１１に電気的につなが
る内部結線を施した接続ピン１２を配置して成る
接続ベース１０を用いれば、外部接続端子として
接続ピン１２が平面上にぎつしり並んだ抜き差し
自在のLSIを構成することができる。
ケージの端子側の面と対応する形状に形成されて
係合可能であり、かつハンダドツト６に対向する
位置にそれぞれ対応するハンダドツト１１を形成
し、他面側にハンダドツト１１に電気的につなが
る内部結線を施した接続ピン１２を配置して成る
接続ベース１０を用いれば、外部接続端子として
接続ピン１２が平面上にぎつしり並んだ抜き差し
自在のLSIを構成することができる。
第１図は本発明によるLSIパツケージの一実施
例を示す断面図、第２図は第１図の要部の拡大
図、第３図は第１図のLSIパツケージに組合わせ
て用いる接続ベースの側面図である。 １…パツケージ本体、２…凹所、３…ICチツ
プ、５…キヤツプ、６…ハンダドツト、７…メタ
ライズ層、８…ボンデイングワイヤ、９…放熱
体。
例を示す断面図、第２図は第１図の要部の拡大
図、第３図は第１図のLSIパツケージに組合わせ
て用いる接続ベースの側面図である。 １…パツケージ本体、２…凹所、３…ICチツ
プ、５…キヤツプ、６…ハンダドツト、７…メタ
ライズ層、８…ボンデイングワイヤ、９…放熱
体。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプをパツケージ本体の一主面上に
固着せしめ、前記半導体チツプ上に設け前記パツ
ケージ本体と固着するキヤツプとからなり、上記
パツケージ本体のキヤツプが配置される面に上記
半導体チツプの外部接続端子として機能する多数
のハンダドツトを形成したことを特徴とする半導
体装置。 ２ 上記パツケージ本体の半導体チツプが固着さ
れている主平面と対向する他の主平面に放熱体が
装着されていることを特徴とする特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3686379A JPS55130155A (en) | 1979-03-30 | 1979-03-30 | Ic package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3686379A JPS55130155A (en) | 1979-03-30 | 1979-03-30 | Ic package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55130155A JPS55130155A (en) | 1980-10-08 |
| JPS6231495B2 true JPS6231495B2 (ja) | 1987-07-08 |
Family
ID=12481613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3686379A Granted JPS55130155A (en) | 1979-03-30 | 1979-03-30 | Ic package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55130155A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137769U (ja) * | 1976-04-13 | 1977-10-19 | ||
| JPS5521109A (en) * | 1978-08-02 | 1980-02-15 | Oki Electric Ind Co Ltd | Package for accommodating semiconductor parts |
-
1979
- 1979-03-30 JP JP3686379A patent/JPS55130155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55130155A (en) | 1980-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3760090A (en) | Electronic circuit package and method for making same | |
| KR100595094B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JP3643706B2 (ja) | 半導体装置 | |
| JPH0794627A (ja) | 半導体装置 | |
| US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
| US5117281A (en) | Semiconductor device having a heat-sink attached thereto | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| CN1319138C (zh) | 封装的半导体器件的形成方法 | |
| JPH0342496B2 (ja) | ||
| JPH04207061A (ja) | 半導体装置 | |
| JP2018190875A (ja) | 半導体装置 | |
| JPS6352461A (ja) | 半導体装置 | |
| JP2000156460A (ja) | 半導体装置 | |
| JPH0582582A (ja) | 半導体装置 | |
| JPS6318860B2 (ja) | ||
| JPS6130742B2 (ja) | ||
| JPH10256432A (ja) | 樹脂封止型半導体パッケージ | |
| JPS5891646A (ja) | 半導体装置 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100261572B1 (ko) | 반도체 칩 사이즈 볼 그리드 어레이 패키지 | |
| KR20030055834A (ko) | 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지 | |
| JPH03101256A (ja) | 半導体装置 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR100230750B1 (ko) | 반도체 패키지 |