JPS5891646A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5891646A JPS5891646A JP56188438A JP18843881A JPS5891646A JP S5891646 A JPS5891646 A JP S5891646A JP 56188438 A JP56188438 A JP 56188438A JP 18843881 A JP18843881 A JP 18843881A JP S5891646 A JPS5891646 A JP S5891646A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mounting
- semiconductor chip
- chip
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
フリーツブチップ型の半導体装置の改良構造に関する。
発明の技術的背景
半導体装置でＩ Ｃ−？Ｌ ８ Ｉのチップをセラミッ
クパッケージまたはリードフレームに取着はワイヤボン
ディングを施している構造のものが多い臥この構造はボ
ンディングワイヤが例えば２５ミグロン ３０ 、％ク
ロンのような細径で次項に述べる問題点がある。次にフ
リップチップ構造は第１図に示すように、セラミック、
ガラスエポキシ樹脂等の電気絶縁基板（１）の上面に銅
の配線パターン（２）がめつき、ラミネート被着され、
これのバンプベッド部（２ｍ）、 （２ｂ）・・・に半
導体チップ（３）が電極を導出するはんだバンプ（３ａ
）、 （３ｂ）・・・で接続され電気的接続と取着とが
達成されていたが次項にのべる間醜点がある。なお、（
４）は前記配線パターン上の電気絶縁層である。
クパッケージまたはリードフレームに取着はワイヤボン
ディングを施している構造のものが多い臥この構造はボ
ンディングワイヤが例えば２５ミグロン ３０ 、％ク
ロンのような細径で次項に述べる問題点がある。次にフ
リップチップ構造は第１図に示すように、セラミック、
ガラスエポキシ樹脂等の電気絶縁基板（１）の上面に銅
の配線パターン（２）がめつき、ラミネート被着され、
これのバンプベッド部（２ｍ）、 （２ｂ）・・・に半
導体チップ（３）が電極を導出するはんだバンプ（３ａ
）、 （３ｂ）・・・で接続され電気的接続と取着とが
達成されていたが次項にのべる間醜点がある。なお、（
４）は前記配線パターン上の電気絶縁層である。
背景技術の問題点
畝上のワイヤボンディング方式によるものはボンディン
グワイヤの強度が低く断線や、変形による短絡等を生じ
やすい。次に７リツプチツプ構造は接続部の疲労強度を
高くする必要が１り９、強制冷却の手段を要し、チップ
の裏面にビンを接触させて放熱をはかるなどを必要とす
る。
グワイヤの強度が低く断線や、変形による短絡等を生じ
やすい。次に７リツプチツプ構造は接続部の疲労強度を
高くする必要が１り９、強制冷却の手段を要し、チップ
の裏面にビンを接触させて放熱をはかるなどを必要とす
る。
発明の目的
スリップチップ型半導体装置の半導体チップが外囲器に
強固に取着される構造および堆着部が電極導出のバンプ
部を気密に封止する構造を提供する。
強固に取着される構造および堆着部が電極導出のバンプ
部を気密に封止する構造を提供する。
発明の概ｇ！（構成と作用）
フリップチップ型半導体装置において、半導体チップを
外囲器に取着するために半導体チップに電気的接続をし
ない取着用はんだ部を、また外囲器に前記取着用はんだ
部に対応させて取着ベッド部を夫々設けて取着を施す構
造と堆着部が電極導出のバンプ部を取囲み気密封止をな
す構造である。
外囲器に取着するために半導体チップに電気的接続をし
ない取着用はんだ部を、また外囲器に前記取着用はんだ
部に対応させて取着ベッド部を夫々設けて取着を施す構
造と堆着部が電極導出のバンプ部を取囲み気密封止をな
す構造である。
発明の実施例
（発明の第１実施例は第２図および第３図に示すように
従来の半導体チップ（３）の電極を導出するはんだバン
プ（３ａ）、 （３ｂ）・・・はそのｉまで、これらを
取巻、〈取着用はんだ部（５）が設けられている。この
取着用はんだ部は半導体チップとは電気的に接続されて
いない。次に電気絶縁基板（１）に配線パターン（２）
が形成されこの配線Ｊターンは半導体チップのはんだバ
ンプ部（３ｍ）、 （３ｂ）・・・に対応するバンプベ
ッド部（２ｍ）、 （２ｂ）・・・を有し、前記半導体
チップの取着用はんだ部（５）に対応する取着ばラド部
（６）が電気絶縁層（４）を介して前記配線パターン上
に積層して形成されている。そして半導体チップ（３）
ｔｉその取着用はんだ部（５）を電気絶縁基板（りの
取着ベッド部（６）Ｋはんだ接合することによって強固
な取着が達成される。この取着手段によシ、はんだバン
プ部Ｋｔｉ応力が荷重されないので破損をうけることな
く、また配線パターンが剥離されることもない、なお、
この取着けんだ（ベッド）部の形状は図示のような短貴
状でも、またはその細円形等任意の形状に選んでよい。
従来の半導体チップ（３）の電極を導出するはんだバン
プ（３ａ）、 （３ｂ）・・・はそのｉまで、これらを
取巻、〈取着用はんだ部（５）が設けられている。この
取着用はんだ部は半導体チップとは電気的に接続されて
いない。次に電気絶縁基板（１）に配線パターン（２）
が形成されこの配線Ｊターンは半導体チップのはんだバ
ンプ部（３ｍ）、 （３ｂ）・・・に対応するバンプベ
ッド部（２ｍ）、 （２ｂ）・・・を有し、前記半導体
チップの取着用はんだ部（５）に対応する取着ばラド部
（６）が電気絶縁層（４）を介して前記配線パターン上
に積層して形成されている。そして半導体チップ（３）
ｔｉその取着用はんだ部（５）を電気絶縁基板（りの
取着ベッド部（６）Ｋはんだ接合することによって強固
な取着が達成される。この取着手段によシ、はんだバン
プ部Ｋｔｉ応力が荷重されないので破損をうけることな
く、また配線パターンが剥離されることもない、なお、
この取着けんだ（ベッド）部の形状は図示のような短貴
状でも、またはその細円形等任意の形状に選んでよい。
発明の第２実施例は第４図および第５図に示すように従
来の半纏体チップ（３）の電極を導出するはんだバンプ
（３ｍ）、 （３ｂ）・・・はそのままで、これらを取
巻く取着用はんだ部（５つが設けられている。この取着
用はんだ部は半導体チップとは電気的に接続されていな
い。次に電気絶縁基板（１）に配線パターン（２）が形
成されこの配線パターンは半導体チップのはんだバンプ
部（３ａ）、 （３ｂ）・・・に対応するバンプ（ラド
部（２ａ）、 （２ｂ）・・・を有するが、これらバン
プにラド部を取巻き前記半導体チップの取着用はんだ部
（５）Ｋ対応する取着ベッド部（６）が電気絶縁層（４
）を介して前記配線パターン上に積層して形成されてい
る。そして半導体チップ（３）はその取着用はんだ部（
５つを電気絶縁基板（１）の取着ベッド部（６）にはん
だ接合することＫよって強固な取着が達成される。この
取着手段により、はんだバンプ部には応力が荷重されな
いので破損をうけることなく、また配線パターンが剥離
されることもない、さらにこの実施例によると電極導出
の配線接続部がシールされるので半導体チップに対し湿
気、汚染等を防躾でき、品質保証面からも有効である。
来の半纏体チップ（３）の電極を導出するはんだバンプ
（３ｍ）、 （３ｂ）・・・はそのままで、これらを取
巻く取着用はんだ部（５つが設けられている。この取着
用はんだ部は半導体チップとは電気的に接続されていな
い。次に電気絶縁基板（１）に配線パターン（２）が形
成されこの配線パターンは半導体チップのはんだバンプ
部（３ａ）、 （３ｂ）・・・に対応するバンプ（ラド
部（２ａ）、 （２ｂ）・・・を有するが、これらバン
プにラド部を取巻き前記半導体チップの取着用はんだ部
（５）Ｋ対応する取着ベッド部（６）が電気絶縁層（４
）を介して前記配線パターン上に積層して形成されてい
る。そして半導体チップ（３）はその取着用はんだ部（
５つを電気絶縁基板（１）の取着ベッド部（６）にはん
だ接合することＫよって強固な取着が達成される。この
取着手段により、はんだバンプ部には応力が荷重されな
いので破損をうけることなく、また配線パターンが剥離
されることもない、さらにこの実施例によると電極導出
の配線接続部がシールされるので半導体チップに対し湿
気、汚染等を防躾でき、品質保証面からも有効である。
まえ、半導体チップの放熱も向上される効果もある。
発明の第３の実施例は第６図に半導体チップ（３）の下
面を示す（電気絶縁基板面については図示を省略する）
ように、はんだバンプ部（３ａ）、 （３ｂ）・・・に
よって囲まれる内側に取着用はんだ部（５＃）が設けら
れている。図示は省略されるが畝上の第１の実施例にお
けると同様に、電気絶縁基板の配線パターン上に前記取
着用はんだ部（５“）Ｋ対応する取着ベッド部が設けら
れ、これとはんだ接合が達成され強固に取着される。そ
して半導体チップの放熱にも有効である。
面を示す（電気絶縁基板面については図示を省略する）
ように、はんだバンプ部（３ａ）、 （３ｂ）・・・に
よって囲まれる内側に取着用はんだ部（５＃）が設けら
れている。図示は省略されるが畝上の第１の実施例にお
けると同様に、電気絶縁基板の配線パターン上に前記取
着用はんだ部（５“）Ｋ対応する取着ベッド部が設けら
れ、これとはんだ接合が達成され強固に取着される。そ
して半導体チップの放熱にも有効である。
発明の第４の実施例は第７図に半導体チップ（３）の下
面を示すように、はんだバンプ部（３ａ）、 （ａｂ）
・・・を取囲む取着用はんだ部（５つ（発明の第２の実
施例に示し九本のと同じ）と、前記はんだ７７７部に取
囲まれた取着用はんだ部（５′）（発明の第３の実施例
に示したものと同じ）とを兼備し、強固な取着とこれに
よる電極の導出接続が保饅される。
面を示すように、はんだバンプ部（３ａ）、 （ａｂ）
・・・を取囲む取着用はんだ部（５つ（発明の第２の実
施例に示し九本のと同じ）と、前記はんだ７７７部に取
囲まれた取着用はんだ部（５′）（発明の第３の実施例
に示したものと同じ）とを兼備し、強固な取着とこれに
よる電極の導出接続が保饅される。
また、半導体チップの放熱も良好になる。
発明の効果
半導体チップの外囲器への取着強度が顕著に向上し、電
極の導出接続が保躾され完全になる。また、半導体チッ
プの放熱も向上する。さらに、堆層ベッド部によるシー
ルド効果を期待することもできる。
極の導出接続が保躾され完全になる。また、半導体チッ
プの放熱も向上する。さらに、堆層ベッド部によるシー
ルド効果を期待することもできる。
第１図は従来の半導体装置の一部の断面図、第２図およ
び第３図は第１実施例の半導体装置の一部を示す第２図
は第３図のＡ Ａ’縁に沿う断面図、第４図は第２の実
施例の半導体チップを示す下面図、第５図は配線パター
ンを示す図、第６図は第３の実施例の半導体チップの下
面図、第７図は第４の実施例の半導体チップの下面図で
ある。 １ ｍ気絶縁基板 ２ 配線パターン ２ａ、２ｂ・・・ バンプベッド部３ 半
導体チップ ３ａ、３ｂ・・・ （電極を導出する）はんだバン
プ５ 、５’、 ５“ 半導体チップの取着用はん
だ部６ 電気絶縁基板の散着ベッド部イ ｊ 代理人 弁理士 井 上 −男 第 １ 図 第 ３ 図 第 ５ 図 第６図 ４″ 第 ７ 図
び第３図は第１実施例の半導体装置の一部を示す第２図
は第３図のＡ Ａ’縁に沿う断面図、第４図は第２の実
施例の半導体チップを示す下面図、第５図は配線パター
ンを示す図、第６図は第３の実施例の半導体チップの下
面図、第７図は第４の実施例の半導体チップの下面図で
ある。 １ ｍ気絶縁基板 ２ 配線パターン ２ａ、２ｂ・・・ バンプベッド部３ 半
導体チップ ３ａ、３ｂ・・・ （電極を導出する）はんだバン
プ５ 、５’、 ５“ 半導体チップの取着用はん
だ部６ 電気絶縁基板の散着ベッド部イ ｊ 代理人 弁理士 井 上 −男 第 １ 図 第 ３ 図 第 ５ 図 第６図 ４″ 第 ７ 図
Claims (2)
- （１） フリップチップ構造の半導体装置において、
半導体チップにその電極を導出するはんだバンプ部とこ
のチップを外囲器に取着けるだめの取着用はんだ部、お
よび外囲器に前記チップのはんだ、Ｓ７７部と取着用は
んだ部とに夫々対応して設けられたバンプベッド部と取
着ベッド部とを具備したことを特徴とする半導体装置。 - （２） 取着用はんだ部が半導体チップ主面の一部の
区域を取囲み形成されて半導体チップのはんだバンプ部
品缶封止するように外囲器に対応して設けられた取着ベ
ッド部に取着し友ことを特徴とする特許請求の範囲第１
項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188438A JPS5891646A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188438A JPS5891646A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891646A true JPS5891646A (ja) | 1983-05-31 |
Family
ID=16223674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188438A Pending JPS5891646A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891646A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144346A (ja) * | 1985-12-19 | 1987-06-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路素子 |
| JPS62202532A (ja) * | 1986-03-03 | 1987-09-07 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH02244648A (ja) * | 1989-03-16 | 1990-09-28 | Nippon Avionics Co Ltd | 電子部品の実装方法およびそれに用いる表面実装形電子部品と実装基板 |
| US6724084B1 (en) | 1999-02-08 | 2004-04-20 | Rohm Co., Ltd. | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
| FR2949903A1 (fr) * | 2009-09-07 | 2011-03-11 | Soc Fr Detecteurs Infrarouges Sofradir | Procede d'hybridation de composants electroniques, notamment de detection |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147255A (en) * | 1975-06-13 | 1976-12-17 | Hitachi Ltd | Semiconductor device |
| JPS5290268A (en) * | 1976-01-23 | 1977-07-29 | Hitachi Ltd | Semiconductor device |
| JPS5348469A (en) * | 1976-10-14 | 1978-05-01 | Mitsubishi Electric Corp | Production of hybrid integrated circuit device |
-
1981
- 1981-11-26 JP JP56188438A patent/JPS5891646A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147255A (en) * | 1975-06-13 | 1976-12-17 | Hitachi Ltd | Semiconductor device |
| JPS5290268A (en) * | 1976-01-23 | 1977-07-29 | Hitachi Ltd | Semiconductor device |
| JPS5348469A (en) * | 1976-10-14 | 1978-05-01 | Mitsubishi Electric Corp | Production of hybrid integrated circuit device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144346A (ja) * | 1985-12-19 | 1987-06-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路素子 |
| JPS62202532A (ja) * | 1986-03-03 | 1987-09-07 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH02244648A (ja) * | 1989-03-16 | 1990-09-28 | Nippon Avionics Co Ltd | 電子部品の実装方法およびそれに用いる表面実装形電子部品と実装基板 |
| US6724084B1 (en) | 1999-02-08 | 2004-04-20 | Rohm Co., Ltd. | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
| US7045900B2 (en) | 1999-02-08 | 2006-05-16 | Rohm Co., Ltd | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
| FR2949903A1 (fr) * | 2009-09-07 | 2011-03-11 | Soc Fr Detecteurs Infrarouges Sofradir | Procede d'hybridation de composants electroniques, notamment de detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JPS6376444A (ja) | チツプキヤリア | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04207061A (ja) | 半導体装置 | |
| JPS5891646A (ja) | 半導体装置 | |
| JPH05275580A (ja) | 半導体装置 | |
| JPH0418694B2 (ja) | ||
| JPS6220707B2 (ja) | ||
| JPH08274214A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JP3162485B2 (ja) | マルチチップモジュール | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH0287655A (ja) | 半導体装置 | |
| JP2671424B2 (ja) | 半導体装置 | |
| JPH0418732A (ja) | 半導体集積回路装置 | |
| JPH08148620A (ja) | 半導体パッケージ及びその実装方法 | |
| JPH02267942A (ja) | 半導体チップの実装構造 | |
| JPH10189819A (ja) | 半導体装置及びその製造方法 |