JPS6231849B2 - - Google Patents
Info
- Publication number
- JPS6231849B2 JPS6231849B2 JP54044961A JP4496179A JPS6231849B2 JP S6231849 B2 JPS6231849 B2 JP S6231849B2 JP 54044961 A JP54044961 A JP 54044961A JP 4496179 A JP4496179 A JP 4496179A JP S6231849 B2 JPS6231849 B2 JP S6231849B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- impedance
- input terminal
- impedance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、電圧信号を電流信号に変換する電
圧―電流変換回路に関する。
圧―電流変換回路に関する。
従来の電圧―電流変換回路の構成例を第１図乃
至第３図に示す。第１図に示す回路は、演算増幅
器１の非反転入力端を入力端子２に接続し、反転
入力端を抵抗３（値R11）を介して接地し、そして
出力端および反転入力端間に負荷４（インピーダ
ンスＺL1）を介挿したものであり、入力端子２お
よび接地間に電圧ｖi1の入力信号を印加した場合
における出力端子５および接地間に得られる電圧
をｖp1，負荷４に流れる電流をｉp1とすれば、 ｖp1＝（１＋ＺＬ１／Ｒ１１）ｖi1 ……(1) ｖp1＝ｉp1（ＺL1＋R11） ……(2) なる関係が成立つている。したがつて、上記(1)，
(2)式からｖp1を消去し整理すれば、 ｉp1＝１／Ｒ１１ｖi1 ……(3) なる関係が得られ、負荷電流ｉp1が入力電圧ｖi1
に比例する関係となつている。
至第３図に示す。第１図に示す回路は、演算増幅
器１の非反転入力端を入力端子２に接続し、反転
入力端を抵抗３（値R11）を介して接地し、そして
出力端および反転入力端間に負荷４（インピーダ
ンスＺL1）を介挿したものであり、入力端子２お
よび接地間に電圧ｖi1の入力信号を印加した場合
における出力端子５および接地間に得られる電圧
をｖp1，負荷４に流れる電流をｉp1とすれば、 ｖp1＝（１＋ＺＬ１／Ｒ１１）ｖi1 ……(1) ｖp1＝ｉp1（ＺL1＋R11） ……(2) なる関係が成立つている。したがつて、上記(1)，
(2)式からｖp1を消去し整理すれば、 ｉp1＝１／Ｒ１１ｖi1 ……(3) なる関係が得られ、負荷電流ｉp1が入力電圧ｖi1
に比例する関係となつている。
しかしながら、上記第１図に示す回路において
は負荷ＺL1が接地に対してフローテイングとなつ
ているので、回路設計上非常に使いにくいという
欠点があつた。
は負荷ＺL1が接地に対してフローテイングとなつ
ているので、回路設計上非常に使いにくいという
欠点があつた。
第２図に示す回路は、反転増幅器構成された演
算増幅器７の非反転入力端にも帰還をほどこした
もので、演算増幅器７の反転入力端が抵抗９（値
R21）を介して入力端子８に接続され、同反転入力
端および出力端間に抵抗１０（値R22）が介挿さ
れ、非反転入力端が抵抗１１（値R23）を介して接
地され、出力端および非反転入力端間に抵抗１２
（値R24），抵抗１３（R25）が直列に介挿され、同
抵抗１２，１３の接続点が出力端子１４に接続さ
れ、負荷１５（インピーダンスＺL2）が同出力端
子１４および接地間に介挿されている。そして、
入力端子８に電圧ｖi2の入力信号を印加した場合
における負荷１５に流れる電流ｉp2は、 ｉp2＝−Ｒ２２（Ｒ２３＋Ｒ２５）ｖｉ２／ＺＬ２・Ｘ１＋Ｒ２１Ｒ２４（Ｒ２３＋Ｒ２５） …(4) 但し、 X1＝R21（R23＋R25＋R24） −R23（R21＋R22） ……(5) なる式により求められ、したがつて上記(4)，(5)式
におけるX1がＯの場合、すなわち、 R21（R23＋R25＋R24） −R23（R21＋R22）＝Ｏ ……(6) 整理すれば、 Ｒ２２／Ｒ２１＝Ｒ２５＋Ｒ２４／Ｒ２３ ……(7) の場合、負荷電流ｉp2が入力電圧ｖi2に比例し、
かつ入力電圧ｖi2のみによつて決定される値とな
る。なお、上記(6)，(7)式が成立する場合、入力電
圧ｖi2と負荷電流ｉp2との関係はこの(7)式を前記
(4)式に代入することにより、 ｉp2＝−Ｒ２２／Ｒ２１Ｒ２４ｖi2 ……(8) として求められる。
算増幅器７の非反転入力端にも帰還をほどこした
もので、演算増幅器７の反転入力端が抵抗９（値
R21）を介して入力端子８に接続され、同反転入力
端および出力端間に抵抗１０（値R22）が介挿さ
れ、非反転入力端が抵抗１１（値R23）を介して接
地され、出力端および非反転入力端間に抵抗１２
（値R24），抵抗１３（R25）が直列に介挿され、同
抵抗１２，１３の接続点が出力端子１４に接続さ
れ、負荷１５（インピーダンスＺL2）が同出力端
子１４および接地間に介挿されている。そして、
入力端子８に電圧ｖi2の入力信号を印加した場合
における負荷１５に流れる電流ｉp2は、 ｉp2＝−Ｒ２２（Ｒ２３＋Ｒ２５）ｖｉ２／ＺＬ２・Ｘ１＋Ｒ２１Ｒ２４（Ｒ２３＋Ｒ２５） …(4) 但し、 X1＝R21（R23＋R25＋R24） −R23（R21＋R22） ……(5) なる式により求められ、したがつて上記(4)，(5)式
におけるX1がＯの場合、すなわち、 R21（R23＋R25＋R24） −R23（R21＋R22）＝Ｏ ……(6) 整理すれば、 Ｒ２２／Ｒ２１＝Ｒ２５＋Ｒ２４／Ｒ２３ ……(7) の場合、負荷電流ｉp2が入力電圧ｖi2に比例し、
かつ入力電圧ｖi2のみによつて決定される値とな
る。なお、上記(6)，(7)式が成立する場合、入力電
圧ｖi2と負荷電流ｉp2との関係はこの(7)式を前記
(4)式に代入することにより、 ｉp2＝−Ｒ２２／Ｒ２１Ｒ２４ｖi2 ……(8) として求められる。
ところで、上記第２図に示す回路においては負
荷の一方の端子を接地することができるものの、
演算増幅器７が反転増幅器として構成されている
ため、入力インピーダンスが低いという欠点があ
り、この欠点を除去すべく入力段に非反転増幅器
構成された演算増幅器を追加して構成したものが
第３図に示す回路である。
荷の一方の端子を接地することができるものの、
演算増幅器７が反転増幅器として構成されている
ため、入力インピーダンスが低いという欠点があ
り、この欠点を除去すべく入力段に非反転増幅器
構成された演算増幅器を追加して構成したものが
第３図に示す回路である。
すなわち、第３図において入力端子１７が演算
増幅器１８の非反転入力端に接続され、演算増幅
器１８の反転入力端および出力端間には抵抗１９
（値R31）が介挿され、演算増幅器１８の出力端は
抵抗２０（値R32）を介して演算増幅器２１の反転
入力端に接続され、演算増幅器２１の非反転入力
端は接地され、演算増幅器２１の反転入力端およ
び出力端間には抵抗２２（値R33）が介挿され、同
出力端は抵抗２３（値R34）を介して出力端子２４
に接続され、同出力端子２４および演算増幅器１
８の反転入力端間に抵抗２５（値R35）が介挿さ
れ、出力端子２４および接地間に負荷２６（イン
ピーダンスＺL3）が介挿されている。そして、入
力端子１７に電圧ｖi3の入力信号を印加した場合
における負荷２６に流れる電流ｉp3は、 但し、X2＝１＋Ｒ３４／Ｒ３５−Ｒ３３Ｒ３１／Ｒ３
５Ｒ３２……(10) なる式により求められ、したがつて上記(9)，(10)式
におけるX2がＯの場合、すなわち、 １＋Ｒ３４／Ｒ３５−Ｒ３３Ｒ３１／Ｒ３５Ｒ３２＝
Ｏ……(11) の場合、負荷電流ｉp3が入力電圧ｖi3に比例し、
かつ入力電圧ｖi3のみによつて決定される値とな
る。
増幅器１８の非反転入力端に接続され、演算増幅
器１８の反転入力端および出力端間には抵抗１９
（値R31）が介挿され、演算増幅器１８の出力端は
抵抗２０（値R32）を介して演算増幅器２１の反転
入力端に接続され、演算増幅器２１の非反転入力
端は接地され、演算増幅器２１の反転入力端およ
び出力端間には抵抗２２（値R33）が介挿され、同
出力端は抵抗２３（値R34）を介して出力端子２４
に接続され、同出力端子２４および演算増幅器１
８の反転入力端間に抵抗２５（値R35）が介挿さ
れ、出力端子２４および接地間に負荷２６（イン
ピーダンスＺL3）が介挿されている。そして、入
力端子１７に電圧ｖi3の入力信号を印加した場合
における負荷２６に流れる電流ｉp3は、 但し、X2＝１＋Ｒ３４／Ｒ３５−Ｒ３３Ｒ３１／Ｒ３
５Ｒ３２……(10) なる式により求められ、したがつて上記(9)，(10)式
におけるX2がＯの場合、すなわち、 １＋Ｒ３４／Ｒ３５−Ｒ３３Ｒ３１／Ｒ３５Ｒ３２＝
Ｏ……(11) の場合、負荷電流ｉp3が入力電圧ｖi3に比例し、
かつ入力電圧ｖi3のみによつて決定される値とな
る。
ところで、上記第３図に示す回路においては入
力インピーダンスは高くなつているものの出力電
圧の位相が反転しており、更にＳ／Ｎに影響する
要因が多く存在し、Ｓ／Ｎを小とすることが困難
であるという欠点がある。
力インピーダンスは高くなつているものの出力電
圧の位相が反転しており、更にＳ／Ｎに影響する
要因が多く存在し、Ｓ／Ｎを小とすることが困難
であるという欠点がある。
この発明は上記事情に鑑み、負荷の一端を接地
でき、同相出力電圧が得られ、入力インピーダン
スが高く、更に回路構成も簡単な電圧―電流変換
回路を提供することを目的とし、入力信号を非反
転増幅器に供給し、この非反転増幅器の出力信号
をインピーダンス素子を介して出力端子に供給
し、この出力端子に得られ信号を反転増幅器およ
びインピーダンス素子を介して前記非反転増幅器
に帰還するように構成したものである。
でき、同相出力電圧が得られ、入力インピーダン
スが高く、更に回路構成も簡単な電圧―電流変換
回路を提供することを目的とし、入力信号を非反
転増幅器に供給し、この非反転増幅器の出力信号
をインピーダンス素子を介して出力端子に供給
し、この出力端子に得られ信号を反転増幅器およ
びインピーダンス素子を介して前記非反転増幅器
に帰還するように構成したものである。
以下、図面を参照しこの発明の実施例について
説明する。第４図は、この発明の原理を示す回路
図であり、この図に示す電圧―電流変換回路３１
は演算増幅器３２（第１の増幅器）を有する非反
転増幅器３３の出力端および出力端子３４の間に
インピーダンス素子３５（値Z3）（第３のインピ
ーダンス素子）が介挿され、また出力端子３４お
よび前記演算増幅器３２の反転入力端間に、演算
増幅器３６（第２の増幅器）を有する反転増幅器
３７およびインピーダンス素子３８（値Z6）（第
６のインピーダンス素子）が直列に介挿されて構
成されている。そして、上記非反転増幅器３３
は、演算増幅器３２の非反転入力端が入力端子３
９に接続され、反転入力端がインピーダンス素子
４０（値Z1）（第１のインピーダンス素子）を介
して接地され、同反転入力端および出力端間にイ
ンピーダンス素子４１（値Z2）（第２のインピー
ダンス素子）が介挿されている。また、反転増幅
器３７は演算増幅器３６の反転入力端および出力
端子３４間にインピーダンス素子４２（値Z4）
（第４のインピーダンス素子）が介挿され、反転
入力端および出力端間にインピーダンス素子４３
（値Z5）（第５のインピーダンス素子）が介挿さ
れ、非反転入力端が接地され、そして演算増幅器
３６の出力端が前記インピーダンス素子３８に接
続されている。
説明する。第４図は、この発明の原理を示す回路
図であり、この図に示す電圧―電流変換回路３１
は演算増幅器３２（第１の増幅器）を有する非反
転増幅器３３の出力端および出力端子３４の間に
インピーダンス素子３５（値Z3）（第３のインピ
ーダンス素子）が介挿され、また出力端子３４お
よび前記演算増幅器３２の反転入力端間に、演算
増幅器３６（第２の増幅器）を有する反転増幅器
３７およびインピーダンス素子３８（値Z6）（第
６のインピーダンス素子）が直列に介挿されて構
成されている。そして、上記非反転増幅器３３
は、演算増幅器３２の非反転入力端が入力端子３
９に接続され、反転入力端がインピーダンス素子
４０（値Z1）（第１のインピーダンス素子）を介
して接地され、同反転入力端および出力端間にイ
ンピーダンス素子４１（値Z2）（第２のインピー
ダンス素子）が介挿されている。また、反転増幅
器３７は演算増幅器３６の反転入力端および出力
端子３４間にインピーダンス素子４２（値Z4）
（第４のインピーダンス素子）が介挿され、反転
入力端および出力端間にインピーダンス素子４３
（値Z5）（第５のインピーダンス素子）が介挿さ
れ、非反転入力端が接地され、そして演算増幅器
３６の出力端が前記インピーダンス素子３８に接
続されている。
次に、第４図において出力端子３４および接地
間に負荷４４（インピーダンスＺL）を介挿した
場合の動作について説明する。
間に負荷４４（インピーダンスＺL）を介挿した
場合の動作について説明する。
最初に、入力端子３９に電圧Ｖiの入力信号を
印加した場合におけるインピーダンス素子４０，
４１，３５，４２，３８に流れる電流を各各々
i1，i2，i3，i4，i6、負荷４４に流れる電流をｉp、
また演算増幅器３２の出力端、演算増幅器３６の
反転入力端、演算増幅器３２の反転入力端、演算
増幅器３６の出力端、出力端子３４に得られる電
圧を各々ｖa，ｖb，ｖc，ｖd，ｖpとすれば（但
し、上記各電流の向きは図に示すものとする）、
まず、 ｖp＝ＺL・ｉp ……(12) i4＝ｖｐ−ｖｂ／Ｚ４ ……(13) なる関係が成立つ。ここでｖb＝ｏであることか
ら、上記(12)式を（13）式に代入すれば、 i4＝ＺＬ・ｉｐ／Ｚ４ ……(14) なる関係が得られる。また、 i3＝i4＋ｉp ……(15) であり、この（15）式に前記（14）式を代入すれ
ば、 i3＝ＺＬｉｐ／Ｚ４＋ｉp ……(16) なる関係が得られる。したがつて、上記(11)，
（16）式から演算増幅器３２の出力端の電圧ｖa
は、 ｖa＝Z3i3＋ｖp＝Z3（ＺＬｉｐ／Ｚ４＋ｉp）＋ＺLｉp
…(17) として求められる。
印加した場合におけるインピーダンス素子４０，
４１，３５，４２，３８に流れる電流を各各々
i1，i2，i3，i4，i6、負荷４４に流れる電流をｉp、
また演算増幅器３２の出力端、演算増幅器３６の
反転入力端、演算増幅器３２の反転入力端、演算
増幅器３６の出力端、出力端子３４に得られる電
圧を各々ｖa，ｖb，ｖc，ｖd，ｖpとすれば（但
し、上記各電流の向きは図に示すものとする）、
まず、 ｖp＝ＺL・ｉp ……(12) i4＝ｖｐ−ｖｂ／Ｚ４ ……(13) なる関係が成立つ。ここでｖb＝ｏであることか
ら、上記(12)式を（13）式に代入すれば、 i4＝ＺＬ・ｉｐ／Ｚ４ ……(14) なる関係が得られる。また、 i3＝i4＋ｉp ……(15) であり、この（15）式に前記（14）式を代入すれ
ば、 i3＝ＺＬｉｐ／Ｚ４＋ｉp ……(16) なる関係が得られる。したがつて、上記(11)，
（16）式から演算増幅器３２の出力端の電圧ｖa
は、 ｖa＝Z3i3＋ｖp＝Z3（ＺＬｉｐ／Ｚ４＋ｉp）＋ＺLｉp
…(17) として求められる。
一方、上記電圧ｖaは以下の様にしても求めら
れる。すなわち、まず電流i2は、 i2＝i1＋i6 ……(18) である。ここで電圧ｖc＝ｖiであることから電流
i1は、 i1＝ｖｃ／Ｚ１＝ｖｉ／Ｚ１ ……(19) である。また、電圧ｖdはインピーダンス素子４
３に流れる電流がｉ4であることから、 ｖd＝−Z5・i4 ……(20) であり、この(20)式に前記(14)式を代入すれば、 ｖd＝−Ｚ５ＺＬ／Ｚ４ｉp ……(21) なる関係が得られる。したがつて、電流i6は、 として求められる。上記（19）式，（22）式を
（18）式に代入すれば、 なる関係が得られる。しかして、前記電圧ｖa
は、 として求められる。
れる。すなわち、まず電流i2は、 i2＝i1＋i6 ……(18) である。ここで電圧ｖc＝ｖiであることから電流
i1は、 i1＝ｖｃ／Ｚ１＝ｖｉ／Ｚ１ ……(19) である。また、電圧ｖdはインピーダンス素子４
３に流れる電流がｉ4であることから、 ｖd＝−Z5・i4 ……(20) であり、この(20)式に前記(14)式を代入すれば、 ｖd＝−Ｚ５ＺＬ／Ｚ４ｉp ……(21) なる関係が得られる。したがつて、電流i6は、 として求められる。上記（19）式，（22）式を
（18）式に代入すれば、 なる関係が得られる。しかして、前記電圧ｖa
は、 として求められる。
したがつて、前記（17）式および上記（24）式
から、 なる式が得られ、この（25）式を整理すると、 ｖi（１＋Ｚ２／Ｚ１＋Ｚ２／Ｚ６）＝ｉp｛Z3＋ＺL（１＋Ｚ３／Ｚ４−Ｚ２Ｚ５／Ｚ６Ｚ４）｝ ……(26) なる関係が得られる。また、この（26）式から第
４図に示す回路の相互コンダクタンスｇnが、 として求められる。
から、 なる式が得られ、この（25）式を整理すると、 ｖi（１＋Ｚ２／Ｚ１＋Ｚ２／Ｚ６）＝ｉp｛Z3＋ＺL（１＋Ｚ３／Ｚ４−Ｚ２Ｚ５／Ｚ６Ｚ４）｝ ……(26) なる関係が得られる。また、この（26）式から第
４図に示す回路の相互コンダクタンスｇnが、 として求められる。
すなわち、上記（26），（27）式からわかるよう
に、第４図に示す回路は負荷インピーダンスＺL
が一定の場合は出力電流ｉpが入力電圧ｖiに比例
する値となり、また入力電圧ｖi＝ｏのとき出力
電流ｉp＝ｏとなるので、負荷４４の一端を接地
することが可能である。また、第４図に示す回路
においては、演算増幅器３２の非反転入力端に入
力端子３９が接続されているので入力インピーダ
ンスが非常に高く（演算増幅器３２の入力インピ
ーダンスに等しくなるから）、また出力端子３４
に得られる電圧ｖpの位相が入力電圧ｖiの位相と
等しくなつている。更に、この図に示す回路の
Ｓ／Ｎはインピーダンス素子４０の値Z1により決
定されるが、上記（26）式からわかるようにこの
値Z1を低く設定することができ、したがつて前記
Ｓ／Ｎを小さくすることが可能である。
に、第４図に示す回路は負荷インピーダンスＺL
が一定の場合は出力電流ｉpが入力電圧ｖiに比例
する値となり、また入力電圧ｖi＝ｏのとき出力
電流ｉp＝ｏとなるので、負荷４４の一端を接地
することが可能である。また、第４図に示す回路
においては、演算増幅器３２の非反転入力端に入
力端子３９が接続されているので入力インピーダ
ンスが非常に高く（演算増幅器３２の入力インピ
ーダンスに等しくなるから）、また出力端子３４
に得られる電圧ｖpの位相が入力電圧ｖiの位相と
等しくなつている。更に、この図に示す回路の
Ｓ／Ｎはインピーダンス素子４０の値Z1により決
定されるが、上記（26）式からわかるようにこの
値Z1を低く設定することができ、したがつて前記
Ｓ／Ｎを小さくすることが可能である。
さて次に、上記（26），（27）式における負荷イ
ンピーダンスＺLの係数がｏとなるように各イン
ピーダンス値を選んだ場合、すなわち、 １＋Ｚ３／Ｚ４−Ｚ２Ｚ５／Ｚ６Ｚ４＝ｏ ……(28) の場合について考察する。この場合、相互コンダ
クタンスｇnは負荷インピーダンスＺLに無関係な
値となり、出力電流ｉpは入力電圧ｖiによつての
み決定されることになる。換言すれば、出力イン
ピーダンスＺp＝∞の定電流動作をすることにな
る。例えばインピーダンス値Z2，Z6が、 Z2＝Z6＝Ｚ ……(29) である場合は、この（29）式を前記（28）式に代
入し整理すると、 Z3＋Z4＝Z5 ……(30) なる関係が得られ、したがつてこの式（30）式が
成立つている場合に出力インピーダンスＺp＝∞
の定電流動作となる。そして、この時の第４図に
示す回路の相互コンダクタンスｇnは前記（27）
乃至（30）式から、 となる。また、例えばインピーダンス値Z5，Z6
が、 Z5＝Z6＝Ｚ ……(32) である場合は、この（32）式を前記（28）式に代
入し整理すると、 Z3＋Z4＝Z2 ……(33) なる関係が得られ、したがつてこの（33）式が成
立つている場合に出力インピーダンスＺp＝∞の
定電流動作となる。そして、この時の第４図に示
す回路の相互コンダクタンスｇnは、前記（27），
（28），（32），（33）式から、 となる。
ンピーダンスＺLの係数がｏとなるように各イン
ピーダンス値を選んだ場合、すなわち、 １＋Ｚ３／Ｚ４−Ｚ２Ｚ５／Ｚ６Ｚ４＝ｏ ……(28) の場合について考察する。この場合、相互コンダ
クタンスｇnは負荷インピーダンスＺLに無関係な
値となり、出力電流ｉpは入力電圧ｖiによつての
み決定されることになる。換言すれば、出力イン
ピーダンスＺp＝∞の定電流動作をすることにな
る。例えばインピーダンス値Z2，Z6が、 Z2＝Z6＝Ｚ ……(29) である場合は、この（29）式を前記（28）式に代
入し整理すると、 Z3＋Z4＝Z5 ……(30) なる関係が得られ、したがつてこの式（30）式が
成立つている場合に出力インピーダンスＺp＝∞
の定電流動作となる。そして、この時の第４図に
示す回路の相互コンダクタンスｇnは前記（27）
乃至（30）式から、 となる。また、例えばインピーダンス値Z5，Z6
が、 Z5＝Z6＝Ｚ ……(32) である場合は、この（32）式を前記（28）式に代
入し整理すると、 Z3＋Z4＝Z2 ……(33) なる関係が得られ、したがつてこの（33）式が成
立つている場合に出力インピーダンスＺp＝∞の
定電流動作となる。そして、この時の第４図に示
す回路の相互コンダクタンスｇnは、前記（27），
（28），（32），（33）式から、 となる。
次に、前記（28）式が成立つ場合（すなわち、
負荷を出力インピーダンスＺp＝∞の定電流駆動
をする場合）の第４図に示す回路の効果について
説明する。なお、前述した第４図に示す回路の作
用、効果は、この場合においても有していること
は勿論である。その１は例えば第５図イ，ロに示
すように信号伝送系路に非線形抵抗（コネクタの
接触抵抗，ダイオード等）が直列に介挿された場
合である。同図イに示す定電圧駆動の場合は、定
電圧源５０の出力電圧をv51，ダイオードユニツ
ト５１の抵抗をＲd，負荷５２のインピーダンス
をＺL4とすれば、負荷５２の両端電圧（出力電
圧）v52は、 v52＝ＺＬ４／Ｒｄ＋ＺＬ４・v51 ……(35) なる式によつて求められるが、この（35）式にお
いてＲdが印加される電圧によつて変化するの
で、出力電圧v52が歪んでしまうことになる。し
かしながら、第５図ロに示す定電流駆動の場合
は、定電流源５３の出力電流をi53，ダイオード
ユニツト５４の抵抗をＲd1，負荷５５のインピー
ダンスをＺL5とすれば、負荷５５の両端電圧（出
力電圧）v55は、 v55＝i53・ＺL5 ……(36) なる式により求められ、したがつて抵抗値Ｒd1が
変化しても出力電圧v55が歪む心配はない。
負荷を出力インピーダンスＺp＝∞の定電流駆動
をする場合）の第４図に示す回路の効果について
説明する。なお、前述した第４図に示す回路の作
用、効果は、この場合においても有していること
は勿論である。その１は例えば第５図イ，ロに示
すように信号伝送系路に非線形抵抗（コネクタの
接触抵抗，ダイオード等）が直列に介挿された場
合である。同図イに示す定電圧駆動の場合は、定
電圧源５０の出力電圧をv51，ダイオードユニツ
ト５１の抵抗をＲd，負荷５２のインピーダンス
をＺL4とすれば、負荷５２の両端電圧（出力電
圧）v52は、 v52＝ＺＬ４／Ｒｄ＋ＺＬ４・v51 ……(35) なる式によつて求められるが、この（35）式にお
いてＲdが印加される電圧によつて変化するの
で、出力電圧v52が歪んでしまうことになる。し
かしながら、第５図ロに示す定電流駆動の場合
は、定電流源５３の出力電流をi53，ダイオード
ユニツト５４の抵抗をＲd1，負荷５５のインピー
ダンスをＺL5とすれば、負荷５５の両端電圧（出
力電圧）v55は、 v55＝i53・ＺL5 ……(36) なる式により求められ、したがつて抵抗値Ｒd1が
変化しても出力電圧v55が歪む心配はない。
その２は、外来雑音に対する場合であり、通常
負荷回路に外来雑音電磁界が印加されると、負荷
回路に雑音電流が流れてしまうが、負荷を定電流
駆動している場合は出力インピーダンスが∞であ
ることから外来雑音電磁界が印加されても負荷回
路に雑音電流が流れず、したがつて雑音、特に誘
導雑音に対してきわめて強い回路となる。
負荷回路に外来雑音電磁界が印加されると、負荷
回路に雑音電流が流れてしまうが、負荷を定電流
駆動している場合は出力インピーダンスが∞であ
ることから外来雑音電磁界が印加されても負荷回
路に雑音電流が流れず、したがつて雑音、特に誘
導雑音に対してきわめて強い回路となる。
次に、この発明の具体的実施例について説明す
る。第６図は、第４図に示す回路におけるインピ
ーダンス素子４０，４１，３５，４２，４３，３
８として各々抵抗６１（値R1），６２（値Ｒ），
６３（値Ｒa），６４（値Ｒb），６５（値Ｒa＋Ｒ
b），６６（値Ｒ）を用いた場合であり、この図に
おいて第４図の各部に対応する部分には同一の符
号が付してある。そして、この図に示す回路の相
互コンダクタンスｇnは、前記（27）式における
各インピーダンス値Z1乃至Z6に上記抵抗値を代入
することにより、 として求められる。ここで、上記抵抗値Ｒa，Ｒ
b，R1，Ｒを各々、 Ｒa＝100Ω Ｒb＝1KΩ R1＝1KΩ Ｒ＝8KΩ とした場合は上記（37）式から、 となり、またこの場合の第６図に示す回路の利得
Ａvは、負荷抵抗６７の値ＲLを1000Ωとすれば、 Ａv＝ｇn・ＲL＝0.1×1000＝100 ……(39) すなわち、40dBとなる。
る。第６図は、第４図に示す回路におけるインピ
ーダンス素子４０，４１，３５，４２，４３，３
８として各々抵抗６１（値R1），６２（値Ｒ），
６３（値Ｒa），６４（値Ｒb），６５（値Ｒa＋Ｒ
b），６６（値Ｒ）を用いた場合であり、この図に
おいて第４図の各部に対応する部分には同一の符
号が付してある。そして、この図に示す回路の相
互コンダクタンスｇnは、前記（27）式における
各インピーダンス値Z1乃至Z6に上記抵抗値を代入
することにより、 として求められる。ここで、上記抵抗値Ｒa，Ｒ
b，R1，Ｒを各々、 Ｒa＝100Ω Ｒb＝1KΩ R1＝1KΩ Ｒ＝8KΩ とした場合は上記（37）式から、 となり、またこの場合の第６図に示す回路の利得
Ａvは、負荷抵抗６７の値ＲLを1000Ωとすれば、 Ａv＝ｇn・ＲL＝0.1×1000＝100 ……(39) すなわち、40dBとなる。
以上詳細に説明したように、この発明によれば
入力信号を非反転増幅器に供給し、この非反転増
幅器の出力信号をインピーダンス素子を介して出
力端子に供給し、この出力端子に得られる信号を
反転増幅器およびインピーダンス素子を介して前
記非反転増幅器に帰還するようにしたので、負
荷の一端を接地できる、同相出力電圧が得られ
る、入力インピーダンスが高い、構成が簡単
である、Ｓ／Ｎを低減できる等の効果が得られ
る。
入力信号を非反転増幅器に供給し、この非反転増
幅器の出力信号をインピーダンス素子を介して出
力端子に供給し、この出力端子に得られる信号を
反転増幅器およびインピーダンス素子を介して前
記非反転増幅器に帰還するようにしたので、負
荷の一端を接地できる、同相出力電圧が得られ
る、入力インピーダンスが高い、構成が簡単
である、Ｓ／Ｎを低減できる等の効果が得られ
る。
第１図乃至第３図は従来の電圧―電流変換回路
の構成例を示す回路図、第４図はこの発明の原理
を示す回路図、第５図イ，ロは共に第４図に示す
回路の効果を説明するための図、第６図はこの発
明の具体的実施例を示す回路図である。 ３２…第１の増幅器（演算増幅器）、３４…出
力端子、３５…第３のインピーダンス素子（イン
ピーダンス素子）、３６…第２の増幅器（演算増
幅器）、３８…第６のインピーダンス素子（イン
ピーダンス素子）、３９…入力端子、４０…第１
のインピーダンス素子（インピーダンス素子）、
４１…第２のインピーダンス素子（インピーダン
ス素子）、４２…第４のインピーダンス素子（イ
ンピーダンス素子）、４３…第５のインピーダン
ス素子（インピーダンス素子）。
の構成例を示す回路図、第４図はこの発明の原理
を示す回路図、第５図イ，ロは共に第４図に示す
回路の効果を説明するための図、第６図はこの発
明の具体的実施例を示す回路図である。 ３２…第１の増幅器（演算増幅器）、３４…出
力端子、３５…第３のインピーダンス素子（イン
ピーダンス素子）、３６…第２の増幅器（演算増
幅器）、３８…第６のインピーダンス素子（イン
ピーダンス素子）、３９…入力端子、４０…第１
のインピーダンス素子（インピーダンス素子）、
４１…第２のインピーダンス素子（インピーダン
ス素子）、４２…第４のインピーダンス素子（イ
ンピーダンス素子）、４３…第５のインピーダン
ス素子（インピーダンス素子）。
Claims (1)
- １ 入力端子に得られる信号が非反転入力端に供
給される第１の増幅器と、この第１の増幅器の反
転入力端と接地との間に介挿された第１のインピ
ーダンス素子と、前記第１の増幅器の反転入力端
および出力端間に介挿された第２のインピーダン
ス素子と、前記第１の増幅器の出力端および出力
端子間に介挿された第３のインピーダンス素子
と、非反転入力端が接地された第２の増幅器と、
この第２の増幅器の反転入力端および前記出力端
子間に介挿された第４のインピーダンス素子と、
前記第２の増幅器の反転入力端および出力端間に
介挿された第５のインピーダンス素子と、前記第
２の増幅器の出力端および前記第１の増幅器の反
転入力端間に介挿された第６のインピーダンス素
子とからなる電圧―電流変換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4496179A JPS55136708A (en) | 1979-04-13 | 1979-04-13 | Voltage current conversion circuit |
| US06/136,448 US4290024A (en) | 1979-04-13 | 1980-04-02 | Voltage-to-current converter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4496179A JPS55136708A (en) | 1979-04-13 | 1979-04-13 | Voltage current conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55136708A JPS55136708A (en) | 1980-10-24 |
| JPS6231849B2 true JPS6231849B2 (ja) | 1987-07-10 |
Family
ID=12706070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4496179A Granted JPS55136708A (en) | 1979-04-13 | 1979-04-13 | Voltage current conversion circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4290024A (ja) |
| JP (1) | JPS55136708A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5836005A (ja) * | 1981-08-28 | 1983-03-02 | Hitachi Ltd | 増幅回路 |
| JPS6096904A (ja) * | 1983-11-01 | 1985-05-30 | Nec Corp | 電力増幅器 |
| JPS6190307U (ja) * | 1984-11-17 | 1986-06-12 | ||
| JPH0732328B2 (ja) * | 1986-08-28 | 1995-04-10 | 沖電気工業株式会社 | 電流源型出力回路 |
| DE68921922T2 (de) * | 1988-05-31 | 1995-12-07 | Yamaha Corp | Temperaturkompensationsschaltung in einem Verstärker zum Treiben einer negativen Impedanz. |
| US5341090A (en) * | 1992-10-09 | 1994-08-23 | Scientific Columbus Co. | Bidirectional, transconductance, DC amplifier having high output compliance voltage |
| US5856758A (en) * | 1996-11-20 | 1999-01-05 | Adtran, Inc. | Low distortion driver employing positive feedback for reducing power loss in output impedance that effectively matches the impedance of driven line |
| US7480126B2 (en) * | 2005-04-27 | 2009-01-20 | National Instruments Corporation | Protection and voltage monitoring circuit |
| US7239184B2 (en) * | 2005-04-27 | 2007-07-03 | National Instruments Corporation | Low power and high efficiency voltage-to-current converter with improved power supply rejection |
| US9300259B2 (en) * | 2012-04-04 | 2016-03-29 | Ams Ag | Sensor amplifier arrangement and method for amplification of a sensor signal |
| US10211792B2 (en) | 2012-04-04 | 2019-02-19 | Ams Ag | Sensor amplifier arrangement and method of amplifying a sensor signal |
| US10211788B2 (en) * | 2017-02-28 | 2019-02-19 | Analog Devices Global | Resistor linearization during current and voltage conversion |
| US11853089B2 (en) * | 2019-07-25 | 2023-12-26 | Keithley Instruments, Llc | Expanded shunt current source |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3440518A (en) * | 1966-10-24 | 1969-04-22 | Beckman Instruments Inc | Voltage-to-current converter for use with measuring instruments |
| DE2235664A1 (de) * | 1972-07-20 | 1974-01-31 | Max Planck Gesellschaft | Schaltungsanordnung zur kompensation des spannungsabfalls an einem lautsprecher |
| US3870896A (en) * | 1972-10-30 | 1975-03-11 | Lorain Prod Corp | Controllable current source |
| US3826969A (en) * | 1973-04-02 | 1974-07-30 | Gen Electric | Highly stable precision voltage source |
| FR2369767A1 (fr) * | 1976-10-29 | 1978-05-26 | Thomson Csf | Enceinte electroacoustique asservie |
| JPS5951771B2 (ja) * | 1977-11-04 | 1984-12-15 | ヤマハ株式会社 | パワ−アンプ |
-
1979
- 1979-04-13 JP JP4496179A patent/JPS55136708A/ja active Granted
-
1980
- 1980-04-02 US US06/136,448 patent/US4290024A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4290024A (en) | 1981-09-15 |
| JPS55136708A (en) | 1980-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6231849B2 (ja) | ||
| JPH0226883B2 (ja) | ||
| GB2137039A (en) | Improvements in or relating to high precision voltage-to-current converters suitable for low supply voltages | |
| JPH01152805A (ja) | 増幅装置 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4906836A (en) | Integrated circuit using logarithmic amplifier | |
| US5394080A (en) | Universal signal converter using multiple current mirrors | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| GB2195211A (en) | Improved transconductor | |
| JPS60208106A (ja) | 差動増幅器 | |
| US4137506A (en) | Compound transistor circuitry | |
| JPH02266601A (ja) | 差動増幅回路 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JP3257491B2 (ja) | 電圧電流変換回路 | |
| JPH055503Y2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JPS60675Y2 (ja) | 信号加算回路 | |
| JPS6241453Y2 (ja) | ||
| JPS6218089B2 (ja) | ||
| JP2730107B2 (ja) | カレントミラー回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH05203687A (ja) | 抵抗／電圧変換器 | |
| JPH0714911Y2 (ja) | 計測器の入力回路 | |
| JPH0495406A (ja) | 差仂増巾回路 |