JPS6231989A - El表示パネル - Google Patents
El表示パネルInfo
- Publication number
- JPS6231989A JPS6231989A JP60169892A JP16989285A JPS6231989A JP S6231989 A JPS6231989 A JP S6231989A JP 60169892 A JP60169892 A JP 60169892A JP 16989285 A JP16989285 A JP 16989285A JP S6231989 A JPS6231989 A JP S6231989A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- front electrode
- display panel
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- HLXRWTJXGMHOFN-XJSNKYLASA-N Verbenalin Chemical compound O([C@@H]1OC=C([C@H]2C(=O)C[C@H](C)[C@H]21)C(=O)OC)[C@@H]1O[C@H](CO)[C@@H](O)[C@H](O)[C@H]1O HLXRWTJXGMHOFN-XJSNKYLASA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- HLXRWTJXGMHOFN-UHFFFAOYSA-N Verbenalin Natural products C12C(C)CC(=O)C2C(C(=O)OC)=COC1OC1OC(CO)C(O)C(O)C1O HLXRWTJXGMHOFN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はEL (エレクトロルミネッセンス)表示パネ
ルに関するものである。
ルに関するものである。
一般に薄膜EL累子は、カードエツジ部に電極の引き出
し部を形成するため、第4図に示すように絶縁基板1上
に形成した前面電極2の引き出し部を基板ホルダ3によ
って隠した状態でスパッタリング、蒸着等により絶縁層
や発光層等の薄膜4を順次形成し、前面電極2の引き出
しは第5図に示すようにその薄膜4から絶縁基板1端部
に露出した部分で行なっている。なお、図中5はM2絶
縁層、6は発光層、7は第1絶縁層、8は背面電極、9
はボンディングワイヤS 10はJl源であり、2Aは
前面電極引き出し部である(例えば特開昭59−274
97号公報(第1図)、特開昭59−5594号公報(
第2.4図)1%開昭60−91595号公報など)。
し部を形成するため、第4図に示すように絶縁基板1上
に形成した前面電極2の引き出し部を基板ホルダ3によ
って隠した状態でスパッタリング、蒸着等により絶縁層
や発光層等の薄膜4を順次形成し、前面電極2の引き出
しは第5図に示すようにその薄膜4から絶縁基板1端部
に露出した部分で行なっている。なお、図中5はM2絶
縁層、6は発光層、7は第1絶縁層、8は背面電極、9
はボンディングワイヤS 10はJl源であり、2Aは
前面電極引き出し部である(例えば特開昭59−274
97号公報(第1図)、特開昭59−5594号公報(
第2.4図)1%開昭60−91595号公報など)。
しかし、このように形成したXYマトリックスタイプの
チップ状のEL累子11を第6図に示すように複数つな
ぎ合せて大面積化をはかろうとする場合、上述した構造
では接続に用いられるエツジ部のスペースがかなり大き
くなり、線間が例えば数調以下のXYマトリックスKL
素子のチップ相互を、電極間のピッチがチップ間のつな
ぎめでも他と等しく維持されるように接続することは困
難である。
チップ状のEL累子11を第6図に示すように複数つな
ぎ合せて大面積化をはかろうとする場合、上述した構造
では接続に用いられるエツジ部のスペースがかなり大き
くなり、線間が例えば数調以下のXYマトリックスKL
素子のチップ相互を、電極間のピッチがチップ間のつな
ぎめでも他と等しく維持されるように接続することは困
難である。
このような題題点を解決するために、本発明は、EL宋
子間の前面電極相互の接続を背面電極と同一面上に形成
しスルホールを介して前面電極に接続した引き出し用電
極間で行なったものである。
子間の前面電極相互の接続を背面電極と同一面上に形成
しスルホールを介して前面電極に接続した引き出し用電
極間で行なったものである。
各素子端部に前面′1f極相互の接続部を特に設ける必
要がなく々る。
要がなく々る。
〔実施例〕
第1図(a)は本発明の一実施例を示す断面図、同図(
b)はその平面図(第1図(a)は同図(b)のa−a
断面図)である。
b)はその平面図(第1図(a)は同図(b)のa−a
断面図)である。
次に第2図および第3図を用いてその製造方法を説明す
る。まず、従来と同様の工程でコーニン/+7059ガ
ラス(コーニング社)のような無アルカリガラスからな
る絶縁基板1上にストライプ状のITO、5n02 な
どからなる透明前面電極2、At20s r Si3N
4 などからなる第l絶縁層5、ZnS : Mn
* ZnS : TbF2などからなる発光層6、第1
絶縁層と同じ材料からなる第2絶縁層1を、電子ビーム
(EB)蒸着法あるいはスパッタリング法などの膜形成
技術を用いて1@次形成する。
る。まず、従来と同様の工程でコーニン/+7059ガ
ラス(コーニング社)のような無アルカリガラスからな
る絶縁基板1上にストライプ状のITO、5n02 な
どからなる透明前面電極2、At20s r Si3N
4 などからなる第l絶縁層5、ZnS : Mn
* ZnS : TbF2などからなる発光層6、第1
絶縁層と同じ材料からなる第2絶縁層1を、電子ビーム
(EB)蒸着法あるいはスパッタリング法などの膜形成
技術を用いて1@次形成する。
次に、従来であれば背面電@Aを形成するのであるが、
本実施例ではそれに先立ち、ビジィエツチング法を用い
てチップ端部の、前面電極2上ではあるが、発光ドツト
以外部分VCスルホール12を形成する(第2図)。こ
の場合、リアクティブイオンエツチング法もしくはスパ
ッタエツチング法または両者を併用する仁とによシ、前
面電極2と 1第1絶縁層5との界面に達する孔全形
成できる。
本実施例ではそれに先立ち、ビジィエツチング法を用い
てチップ端部の、前面電極2上ではあるが、発光ドツト
以外部分VCスルホール12を形成する(第2図)。こ
の場合、リアクティブイオンエツチング法もしくはスパ
ッタエツチング法または両者を併用する仁とによシ、前
面電極2と 1第1絶縁層5との界面に達する孔全形
成できる。
次にスパッタリング法などによシミ極用At薄膜をスル
ホール12内を含めて全面に形成し、フォトリングラフ
ィによ)前面電極2に直交する背面電極8およびスルホ
ール12上には前面電極引き出し用ポンディングパッド
13を同時形成する。
ホール12内を含めて全面に形成し、フォトリングラフ
ィによ)前面電極2に直交する背面電極8およびスルホ
ール12上には前面電極引き出し用ポンディングパッド
13を同時形成する。
前面電極2と背面電極8との交差部(第1図伽)上で斜
線を付した範囲)が発光ドツトとなる。最後に、このチ
ップ状の薄膜EL素子の端部を第2図に破線で示したよ
うに端部電極の中心位置からの距離dがチップ上の電極
ピッチPの1/2以下となるような面で切断する(#!
3図)。
線を付した範囲)が発光ドツトとなる。最後に、このチ
ップ状の薄膜EL素子の端部を第2図に破線で示したよ
うに端部電極の中心位置からの距離dがチップ上の電極
ピッチPの1/2以下となるような面で切断する(#!
3図)。
このような構造にすることによシ、前面電極2の引き出
しがポンディングパッド13により、背面電極8と同一
面上で行なえるようになって、従来必要であったカード
エツジ部の電極露出部(引き出し部)が不要となるため
、絶縁層1発光層などの薄膜の形成部分を予め広めにと
っておき、後で所定の寸法にカッティングすることによ
って、エツジ部まで均一な特性のEL素子が得られる。
しがポンディングパッド13により、背面電極8と同一
面上で行なえるようになって、従来必要であったカード
エツジ部の電極露出部(引き出し部)が不要となるため
、絶縁層1発光層などの薄膜の形成部分を予め広めにと
っておき、後で所定の寸法にカッティングすることによ
って、エツジ部まで均一な特性のEL素子が得られる。
つまり、一般に前述したような方法で薄膜を形成すると
、どうしてもエツジ部で膜厚が薄くな9゜発光層にかか
る電界強度が不均一となって輝度むらや絶縁破壊等によ
る絵素欠けなどが発生するという問題があるが、予めこ
の部分を見込んで大きく形成し、当該部分を切除するこ
とによシ全体に均一な特性が得られる。また、上述した
ようにd≦Pとしたことによシ、チップ相互のつなぎめ
においても電極相互間の間隔がチップ上の電極ピッチと
等しぐなるようにチップ相互を配列接続することができ
る。
、どうしてもエツジ部で膜厚が薄くな9゜発光層にかか
る電界強度が不均一となって輝度むらや絶縁破壊等によ
る絵素欠けなどが発生するという問題があるが、予めこ
の部分を見込んで大きく形成し、当該部分を切除するこ
とによシ全体に均一な特性が得られる。また、上述した
ようにd≦Pとしたことによシ、チップ相互のつなぎめ
においても電極相互間の間隔がチップ上の電極ピッチと
等しぐなるようにチップ相互を配列接続することができ
る。
次に、このようなチップ状のEL素子21 t。
共通の透明な基板22上に多数縦横に配列固定し、電極
相互をボンディングワイヤ9によって接続するが、その
場合、発光ドツト上でワイヤボンディングを行なうと、
ボンディングミスなどによる電極の損傷で1I11素欠
けの発生につながる可能性がある次め、接続はすべて発
光ドツト部以外、つまシ前面電極2と背面電極8との非
交差部分で行なう。
相互をボンディングワイヤ9によって接続するが、その
場合、発光ドツト上でワイヤボンディングを行なうと、
ボンディングミスなどによる電極の損傷で1I11素欠
けの発生につながる可能性がある次め、接続はすべて発
光ドツト部以外、つまシ前面電極2と背面電極8との非
交差部分で行なう。
また、エツジ部の上記非交差部分は面積がエツジ部以外
に比較してIA以下であるため、一般にはエツジst−
避けて接続を行なうが、第1図6)に示したように1点
Aを中心に4個のチップを相互接続する場合には、縦方
向のボンディングワイヤと横方向のボンディングワイヤ
とが交差し接触するのを避けるため、その中心部に限っ
て、いずれか一方向の接続をエツジ部で行なう。第1図
中ボンディングワイヤ9Aによる接続がこれに肖る。
に比較してIA以下であるため、一般にはエツジst−
避けて接続を行なうが、第1図6)に示したように1点
Aを中心に4個のチップを相互接続する場合には、縦方
向のボンディングワイヤと横方向のボンディングワイヤ
とが交差し接触するのを避けるため、その中心部に限っ
て、いずれか一方向の接続をエツジ部で行なう。第1図
中ボンディングワイヤ9Aによる接続がこれに肖る。
以上、発光層が第1および第2の絶縁層で挾まれた構造
の薄膜EL素子を用いた例について説明したが1本発明
はこれに限定されるものではなく、少なくとも発光層を
挾んで前面電極と背面電極とを交差させた構造のEL素
子を用いたすべての場合に適用できる。
の薄膜EL素子を用いた例について説明したが1本発明
はこれに限定されるものではなく、少なくとも発光層を
挾んで前面電極と背面電極とを交差させた構造のEL素
子を用いたすべての場合に適用できる。
以上説明したように、本発明によれば、ELL子間の前
面電極相互の接続を背面電極と同一面上に形成しかつス
ルホールを介して前面電極に接続した引き出し用電極間
で行なうようにしたことにより、EL累子相互を、EL
累子間の電極間隔が各EL累壬子上電極ピッチに等しく
なるように配列接続することが可能となり、また、各素
子端部を切除して均一部のみ使用することが可能とな)
。
面電極相互の接続を背面電極と同一面上に形成しかつス
ルホールを介して前面電極に接続した引き出し用電極間
で行なうようにしたことにより、EL累子相互を、EL
累子間の電極間隔が各EL累壬子上電極ピッチに等しく
なるように配列接続することが可能となり、また、各素
子端部を切除して均一部のみ使用することが可能とな)
。
つなぎ合せ方式による大面積・高yl像度のXYマトリ
ックスEL表示パネルの実現が可能となる。
ックスEL表示パネルの実現が可能となる。
第1図ないし第3図は本発明の一実施例を示し。
第1図(a)はその断面図、同図(b)は平面図、第2
図および第3図は製造途中の断面図、第4図ないし第6
図は従来例を示す断面図である。 1・・・・絶縁基板、2・・・・前面電極、6・・・・
発光層、8・・・・背面′電極、9・・・・ボンディン
グワイヤ、12・・・・スルホール、13・・・・前面
電極引き出し用ポンディングパッド、21 ・ ・・
・EL素子、22参 ・拳 Φ透明基板。
図および第3図は製造途中の断面図、第4図ないし第6
図は従来例を示す断面図である。 1・・・・絶縁基板、2・・・・前面電極、6・・・・
発光層、8・・・・背面′電極、9・・・・ボンディン
グワイヤ、12・・・・スルホール、13・・・・前面
電極引き出し用ポンディングパッド、21 ・ ・・
・EL素子、22参 ・拳 Φ透明基板。
Claims (2)
- (1)透明な絶縁基板上に形成した前面電極と、EL
発光層を介して、前面電極に対向する背面電極とを備え
たEL素子を複数個同一の透明基板上に前面電極側を透
明基板側にして並べ、EL素子相互の対応する電極間を
ワイヤボンデイングにより接続してなるEL表示パネル
において、EL素子間の前面電極相互の接続を、背面電
極と同一面上に形成しスルホールを介して前面電極に接
続した引き出し用電極間で行ない、かつ背面電極相互の
接続は、当該背面電極の前面電極と交差しない部分間で
行なつたことを特徴とするEL表示パネル。 - (2)前面電極間を接続するボンデイングワイヤと
、背面電極間を接続するボンデイングワイヤとを相互に
立体的に交差しないように配置したことを特徴とする特
許請求の範囲第1項記載のEL表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169892A JPS6231989A (ja) | 1985-08-02 | 1985-08-02 | El表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60169892A JPS6231989A (ja) | 1985-08-02 | 1985-08-02 | El表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6231989A true JPS6231989A (ja) | 1987-02-10 |
| JPH0481316B2 JPH0481316B2 (ja) | 1992-12-22 |
Family
ID=15894893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60169892A Granted JPS6231989A (ja) | 1985-08-02 | 1985-08-02 | El表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231989A (ja) |
-
1985
- 1985-08-02 JP JP60169892A patent/JPS6231989A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0481316B2 (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108957880B (zh) | 阵列基板、显示面板及其制作方法 | |
| JP3795447B2 (ja) | 有機elデバイスのパネルとその製造方法 | |
| US7960914B2 (en) | Image display element including electrode terminal free from contact inhibiting factor | |
| US5897414A (en) | Technique for increasing manufacturing yield of matrix-addressable device | |
| EP2267517B1 (en) | Image display element and manufacturing method thereof | |
| US8668541B2 (en) | Method for manufacturing image display element | |
| US8502447B2 (en) | Image display element with divided back panel and manufacturing method thereof | |
| US8593054B2 (en) | Image display element and manufacturing method thereof | |
| JP3782380B2 (ja) | 有機elディスプレイ | |
| JPH0266870A (ja) | 薄膜el素子及びその製造方法 | |
| JPH06310275A (ja) | El素子及びelパネル | |
| JPS6231989A (ja) | El表示パネル | |
| JP3442295B2 (ja) | 平面表示パネル | |
| JP2001110574A (ja) | 発光素子用電極 | |
| JPS60126687A (ja) | 固体映像表示板およびその製造法 | |
| JP2003223988A (ja) | 有機elパネル | |
| KR940009499B1 (ko) | 박막 전장 발광 표시소자 및 제조방법 | |
| JPS61227344A (ja) | 放電表示装置の製法 | |
| JPH0424639Y2 (ja) | ||
| JPH05265025A (ja) | 液晶ディスプレイ | |
| JPH01109325A (ja) | 液晶表示装置 | |
| JPH01137590A (ja) | Elディスプレイ装置 | |
| JPH05205874A (ja) | 薄膜elパネル | |
| JPH03138836A (ja) | 電界放出素子 | |
| JPH117884A (ja) | 電界放出型素子及びその製造方法 |