JPS6232554A - 拡張記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、階層構造を有する拡張記憶の制御方式に関す
る。

（従来技術とその問題点） 従来、仮想記憶方式と呼ばれる方式が知られており、広
く汎用計算機においてもこの技術が使用されている（金
田弘着電子計算機（２１Ｆ９２〜９８コロナ社１９７８
年発行）。

これは、広大なアドレス空間をもつ仮想的な主記憶装置
を提供することにより、ユーザは実質的に無限の容ｔｔ
もつ大きな主記憶が存在するものとしてプログラムが作
成できるようにし几ものであり、仮想記憶方式の計算機
システムにおいては、プログラムおよびデータは、仮想
アドレスによりアクセスされることになる。

仮想記憶は実際には、主記憶装置とこれに格納しきれな
い分を保持する九めのバッキングストアから構成される
。ベージノブ方式の仮想記憶方式を採用した計算機シス
テムにおいては、主記憶へのアクセスに際しては、指定
された仮想アドレスを含むページが実主記憶上で有効か
どうか、即ち実主記憶上に割当てられており、使用可能
な状態であるか否かが調べられ、有効である場合には、
直ちに対応する実主記憶上のページに対してアクセスが
行われ、有効でない場合、即ちページフｔルト発生時に
はこのプログラムを中断した上で主記憶上のページをこ
の光めに割当て対応するページをバッキングストアから
主記憶上に取込んだ上でプログラムの実行を再開する。

即ち、ページフォルトが発生し几場合には、このプログ
ラムを実行中のプロセスは中断され、待ち状態におかれ
ることになる。そして前述のぺ一ジフｔルト処理が完了
しプロセスが実行可能な状態となるまでの間は、一般に
は、プロセッサにより他のプロセスが実行されることに
なる。

このような仮想記憶の概念を計算機システムにおける拡
張記憶装置にも適用することが可能である。

拡張記憶装置は主記憶に接続される記憶装置で、主記憶
との間での高速なブロックデータ転送を可能にしたもの
で従来磁気ディスク装置等に格納されてい友情報をこれ
に格納することにより、計算機システムの処理能力の向
上を計るものである。

しかしながら、従来の拡張記憶装置は、単に高速なブロ
ック転送デバイスを提供しているだけでのものであり、
プログラムを作成する人が、これを利用しようとする場
合には、拡張記憶装置の容量を意識し九うえで拡張記憶
装置上に格納すべき情報および、その格納位置を決定し
、これにもとづき、主記憶とのブロック転送、拡張記憶
装置からディスク装置へのブロック転送、ディスク装置
から拡張記憶装置へのブロック転送の指令をプログラム
から指令する必要があり、プログラム作成が繁雑になる
だけでなく、拡張記憶装置の容量が変動した場合１ｆＣ
は、再び、拡張記憶装置への情報の割り当て万を考え直
さねばならないという問題があった。

本発明は、拡張記憶装置として、充分大きなアドレス空
間をもつ仮想的な拡張記憶装置を提供し、プログラムか
らは実質的に無限の容量をもつ大きな拡張記憶装置が存
在するものとして取扱えるようにし几ものである。以下
これを仮想拡張記憶装置とよぶ。

これにより、拡張記憶装置上への情報の割り当て、この
割当てに基づくディスク装置とのデータ転送等は、プロ
グラムが制御する必要がなくなる。

伊し、この場合でもプログラムから適切な指令を出すこ
とにより、実効的な性能向上が可能なことは当然である
。

仮想拡張記憶装置は、実際ＶＣは比較的小容量の拡張記
憶装置（高速部）と大容量のバッキングストア（低速部
）から構成されており、仮想拡張記憶に対するアクセス
に際して、要求されたブロックが実拡張記憶装置に存在
する場合には直ちに、主記憶装置との間で高速にデータ
転送を行い、存在しない場合には、仮想拡張記憶装置に
この几めの記憶位置を割当て、バッキングストアから必
要なブロックを拡張記憶装置に転送し有効化し几うえで
主記憶との間でのブロック転送が行われることになる。

前述のように拡張記憶装置と主記憶装置間は高速なブロ
ックデータ転送が可能であり、必要なブロックが拡張記
憶装置（高速部）に存在する場合には、（以下ヒツト時
とよぶ）主記憶とのブロック転送は速かに完了するので
転送命令は直ちに完了し、プログラムは待ち状態となる
ことなく次の命令が続行できることになる。

これに対して、存在しない場合（以下ミスヒツト時とよ
ぶ）には、バッキングストア（低速部：通常は磁気ディ
スク装置で実現される）からのブロック転送の九めに長
い時間を必要とするので、このプログラムラ一旦待ち状
態にし、他のプログラムに１０セツサを引渡せるように
する必要がある。

（発明の目的） 本発明の目的は、仮想拡張記憶装置に対する主記憶間と
のブロック転送命令の実行に際して実拡張記憶装置に必
要な情報が存在する場合にはこの命令の実行として直ち
にブロック転送を行い、存在しない場合にはプログラム
を実行したタスクを待ち状態とし実拡張記憶へのバッキ
ングストアからのグｏツタ転送が完了した時点でプログ
ラムの実行を再開することにより、無駄なタスクの切換
えを省くとともに、プロセッサの有効利用をはかること
ができプログラムの実行を高速化するとともに計算機シ
ステムの処理能力を向上させる拡張記憶制御方式を提供
することにある、 （発明の構成） 本発明の方式は、高速部と低速部との少くとも２つの階
層を有する仮想拡張記憶装置と前記高速部との間でブロ
ック単位でデータ転送を行なう主記憶装置とを含む情報
処理装置の拡張記憶制御方式において、前記主記憶装置
と前記仮想拡張記憶装置間でのブロック転送命令である
ことを示す命令コード部と主記憶アドレスを指定する第
１のオペランド部と仮想拡張記憶アドレスを指定する第
２のオペランド部とを有するブロック転送命令を用意し
、前記第２のオペランド部で指定されるブロックの検索
を指示する検索指令に応答して前記高速部に検索対象ブ
ロックが存在しているときには存在信号を発生し前記第
２のオペランド部の仮想拡張記憶アドレスを前記高速部
での冥アドレスに変換し前記高速部に検索対象ブロック
が存在しないときには不存在信号を発生するアドレス変
換手段と、前記ブロック転送命令に応答して前記検索指
令を発生し前記存在信号の供給に応答して第１の起動信
号を発生し前記不存在信号の供給に応答して第２の起動
信号とウェイト信号と全発生するブロック転送命令実行
手段と、前記第１の起動信号の供給に応答して前記アド
レス変換手段により得られ友前記高速部の実アドレスと
前記第１のオペランド部で指定された主記憶アドレスと
の間でブロック転送を行ない転送完了に応答して第１の
完了信号を発生するブロック転送制御手段と、前記第２
の起動信号の供給に応答して前記第２のオペランド部で
指定される仮想拡張記憶装置のブロックを前記高速部で
有効化しこの完了に応答して第２の完了信号を発生する
階層制御手段と前記ウェイト信号の供給に応答して前記
ブロック転送命令を発行したプロセスをウェイト状態と
し前記第２の完了信号の供給に応答して前記プロセスを
前記ブロック転送命令より実行せしめるプロセス制御手
段とを含んで構成される。

（実施例） 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。本
実施例においては、仮想拡張記憶装置は、実拡張記憶装
置８およびバッキングストア装置９０２レベルから構成
されているものとしている。

本実施例においては、ブロック転送命令は、命令コード
部と、第１および第２のオペランド部とをもつ。第１の
オペランドＳは、主記憶装置７の実ブロックアドレスを
示し、第２のオペランド部は仮想拡張記憶装置の仮想ブ
ロックアドレスを示すものとしている。

ブロック転送命令としては、主記憶装置７から拡張記憶
へのブロック転送の几めのブロックストア命令およびこ
の逆方向の転送の几めのブロックロード命令が用意され
ているとしている。

命令レジスタｌの命令コード部の値は命令デコーダ１１
に印加されており、第１のオペランド部の値は、ブロッ
クアドレスとして主記憶装置７に印加されている。第２
のオペランド部の値はアドレス変換機構５および、階層
制御機構６に印加されている。命令デコーダ１１の出力
は、転送命令実行機構２に印加され、これにはさらに、
アドレス変換機構５の出力である一致検出信号Ｆ、ブロ
ック転送制御機構１０からの転送完了信号Ｃ１も印加さ
れている。転送命令実行機構２からは、アドレス変換機
構５に対しては検索指令１．ブロック転送制御機構ｌＯ
に対しては主記憶装置７とのブロック転送指令ＳＴ１、
階層制御機構６に対しては割当て指令ＳＴｚが各々印加
されている。さらに転送命令実行機構２の出力であるウ
ェイト指令信号Ｗは、プロセス制御機構４に印加されて
いる。プロセス制御機構４ＧＣは、階層制御機構６から
の割当て完了信号Ｃ２も印加されている。。

アドレス変換機構５は、実拡張記憶装置８上に割当てら
れている仮想拡張記憶のブロックについて命令レジスタ
ｌの第２オペランド部で指定される仮想ブロックアドレ
スを実ブロックアドレスに変換する几めの機構で、変換
された実ブロックアドレスは実拡張記憶装置８に印加さ
れている。またｆ換が成功あるいは不成功であること金
示す信号（一致信号二に゛）は転送命令実行機構２に印
加されている。

階層制御機構６は実拡張記憶装置８およびバッキングス
トア装置９への１０ツクの割当て、およびこの割当ての
決定に基づく両装置間のデータ転送を管理する九めの機
構であり階層制御機構６の割当て完了信号Ｃ２は、プロ
セス制御機構４に印加されている。

次に第１図の拡張記憶制御方式の動作をブロックロード
命令の場合について説明する。

主記憶装置７から、命令が読出され、命令レジスタｌに
格納され命令デコーダ１１により命令がブロックロード
命令であることが検出されると、転送命令実行機構２が
起動され、アドレス変換機構５に対して、検索指令Ｉが
出される。

検索が成功し九場合、即ち実拡張記憶装置８に命令の第
２オペランド部で指定される仮想拡張記憶装置のブロッ
クが存在する場合には、直ちにブロック転送制御機構ｌ
Ｏに対してブロック転送指令ＳＴｌを出し、これにより
、アドレス変換機構５により得られｔ実拡張記憶装置８
の実ブロックアドレスで指定される記憶位置から、命令
レジスタｌの第１のオペランド部で指定される主記憶装
置７の記憶位置へのブロックの転送が起動される。

ブロック転送制御機構１０がブロック転送を完了すると
、転送完了信号Ｃ１により転送命令実行機構２に通知さ
れ、これにより、ブロックロード命令が完了する。

アドレス変換機構５での検索が不成功の場合、即ち、命
令レジスタｌの第２オペランド部で指定される仮想拡張
記憶装置のブロックが実拡張記憶装置８に存在しない場
合には、転送命令実行機構２は、　命令カウンタをこの
ブロックロード命令の存在する主記憶アドレスに設定し
几上で、この命令ｔ−冥行したプロセスをウェイト状態
とするためにウェイト指令信号Ｗによりプロセス制御機
構４を起動するとともに割当て指令８Ｔ２により階層制
御機構６を起動する。プロセス制御機構４はウェイト指
令信号ｗ２うけて、このプロセスをウェイト状態にする
。階層制御機構６は割当て指令５Ｔ２ｔ−うけて命令レ
ジスタｌの第２オペランド部で指定される仮想拡張記憶
装置のブロックを割当てるべき実拡張記憶装置８の記憶
位置を決定し、これが書込みのあり九ブロックであれば
これをバッキングストア装置９に書戻したうえで、バッ
キングストア装置９の対応する記憶位置のブロックを実
拡張記憶装ｆ８の前記決定され九紀憶位置に転送すると
ともにこの新しい割当てに伴ってアドレス変換機構５も
更新する。バッ′＃／ゲスドア装置９からのブロック転
送が完了すると階層制御機構６は割当完了信号Ｃ２によ
りプロセス制御機構４を起動する。プロセス制御機構４
はこれをうけてブロックロード命令を発行し実拡張記憶
装置８で必要なブロックが有効でなかったために９エイ
ト状態となっているプロセスを再開する九めに、ウェイ
ト状態の解除を行なう。プロセス制御機構４によりこの
プロセスが実行可能となり、プロセッサが割当てられる
と、命令カウンタは先のブロックロード命令を示してい
るので、再びこの命令が実行されることになり、今回は
、実拡張記憶装置８に必要なブロックが存在することに
なり、直ちに主記憶装置７ヘブロツク転送が実行できる
ことになる。

本発明が、実施例に限定されるものでないことはあきら
かである。たとえば、本実施例におけるブロックロード
／ブロックストア命令の形式は、本実施例に限定される
ものではなく、第１．第２オペランドともに従来知られ
ている種々のアドレシング手法が適用できこれに伴い、
本発明の実現の方式も異ってくることは当然である。ま
た、本実施例の説明においては、命令デコーダ、転送命
令実行制御機構、アドレス変換機構、・・・・・・等の
具体的な実現方法については本発明の主旨とは直接関係
がなく、かつこれらについては従来知られている技術で
実現可能でおるのでこれに関しても、種々の実現が考え
られることも明らかであろう。

（発明の効果） 本発明には、仮想拡張記憶装置に対する主記憶間とのブ
ロック転送命令の実行に際して実拡張記憶装置に必要な
情報が存在する場合にはこの命令の実行として直ちにブ
ロック転送を行い、存在しない場合にはプログラムを実
行したタスクを待ち状態とし実拡張記憶へのバッキング
ストアからのブロック転送が完了し定時点でプログラム
の実行を再開することにより、無駄なタスクの切換え金
省くとともに、プロセッサの有効利用’ｔｈかることが
できプログラムの実行を高速化するとともに計算機シス
テムの処理能力を向上できるという効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図である。 ｌ・・・・・・命令レジスタ、２・・・・・・転送命令
実行機構、４・・・・・・プロセス制御機構、５・・・
・・・アドレス変換機構、６・・・・・・階層制御機構
、７・・・・・・主記憶装置、８・・・・・・実拡張記
憶装置、９・・・・・・バク中７グストア装置、ｌＯ・
・・・・・ブロック転送制御機構、１１・・・・・・命
令デコーダ。 ｆ１圀

Claims (1)

【特許請求の範囲】
1. 高速部と低速部との少くとも２つの階層を有する仮想拡
   張記憶装置と前記高速部との間でブロック単位でデータ
   転送を行なう主記憶装置とを含む情報処理装置の拡張記
   憶制御方式において、前記主記憶装置と前記仮想拡張記
   憶装置間でのブロック転送命令であることを示す命令コ
   ード部と主記憶アドレスを指定する第１のオペランド部
   と仮想拡張記憶アドレスを指定する第２のオペランド部
   とを有するブロック転送命令を用意し、前記第２のオペ
   ランド部で指定されるブロックの検索を指示する検索指
   令に応答して前記高速部に検索対象ブロックが存在して
   いるときには存在信号を発生し前記第２のオペランド部
   の仮想拡張記憶アドレスを前記高速部での実アドレスに
   変換し前記高速部に検索対象ブロックが存在しないとき
   には不存在信号を発生するアドレス変換手段と、前記ブ
   ロック転送命令に応答して前記検索指令を発生し前記存
   在信号の供給に応答して第１の起動信号を発生し前記不
   存在信号の供給に応答して第２の起動信号とウェイト信
   号とを発生するブロック転送命令実行手段と、前記第１
   の起動信号の供給に応答して前記アドレス変換手段によ
   り得られた前記高速部の実アドレスと前記第１のオペラ
   ンド部で指定された主記憶アドレスとの間でブロック転
   送を行ない転送完了に応答して第１の完了信号を発生す
   るブロック転送制御手段と、前記第２の起動信号の供給
   に応答して前記第２のオペランド部で指定される仮想拡
   張記憶装置のブロックを前記高速部で有効化しこの完了
   に応答して第２の完了信号を発生する階層制御手段と、
   前記ウェイト信号の供給に応答して前記ブロック転送命
   令を発行したプロセスをウェイト状態とし前記第２の完
   了信号の供給に応答して前記プロセスを前記ブロック転
   送命令より実行せしめるプロセス制御手段とを含むこと
   を特徴とする拡張記憶制御方式。