JPS6232623A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6232623A
JPS6232623A JP60172619A JP17261985A JPS6232623A JP S6232623 A JPS6232623 A JP S6232623A JP 60172619 A JP60172619 A JP 60172619A JP 17261985 A JP17261985 A JP 17261985A JP S6232623 A JPS6232623 A JP S6232623A
Authority
JP
Japan
Prior art keywords
wire
die
layer
bonding part
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60172619A
Other languages
English (en)
Inventor
Hiroshi Sawano
沢野　寛
Koichi Nakagawa
中川　興一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60172619A priority Critical patent/JPS6232623A/ja
Publication of JPS6232623A publication Critical patent/JPS6232623A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に半導体素子゛　を装
着させるリードフレームの接着性の改良に係るものであ
る。
〔従来の技術〕
従来例によるこの種の半導体装置における半導体素子装
着用のリードフレームとしては、一般的に第３図（ａ）
に示す３６ビンリードフレーム、同図（ｂ）に示す２８
ピンリードフレーム、同図（Ｃ）に示す４０ビンリード
フレームなどを使用することが通常である。すなわち、
これらの各図において、符号１は例えば材料にコバール
、４２７０イなどを用いたリードフレーム基体であり、
このリードフレーム基体１には、第３図（ａ）および（
ｂ）のようにＡｇ層２をメッキさせるか、あるいは第３
図（Ｃ）のようにＡ文理３を蒸着させである。
そして前記リードフレーム基体を用いた半導体素子の装
着は、第４図に示すように、前記例れかのリードフレー
ム基体１のＡｇ層２あるいはＡｎ層３に対し、一方では
半田あるいはＡｇエポキシ樹脂などの接合材料５を用い
て、半導体素子Ｂをダイボンドさせ、他方ではこの半導
体素子６の各電極とリードフレーム基体ｌの各端子部分
とを、例えばＡｎワイヤ線７によりワイヤボンドさせた
状態で、それぞれにパッケージベース８内にガラスなど
の固着材料９により取付けると共に、同様にガラスある
いはエポキシ樹脂などの封止材料ＩＯによリ、リードフ
レーム基体ｌの端子部分を外部に取り出し、さらに同様
に封止材料ｌＯによりパッケージｉ１１を被蓋させたも
のである。
こ−で前記リードフレーム基体１にあって、Ａｇ層２あ
るいはＡ１層３のそれぞれのうち、中央部分については
、半導体素子６自体を直接、半田付けとかＡｇエポキシ
樹脂などの各接合材料５により充分に接合固着させてダ
イボンドする範囲であって、これらの各固着材料５との
馴染み易さが、そのダイボンドのために重要な要因にな
り、またリード先端部分については、半導体素子６から
引き出されるＡＪＩワイヤ線７を超音波ワイヤボンディ
ングなどにより良好かつ充分な強度で接続させる必要が
ある。
〔発明が解決しようとする問題点〕
しかしながらこの従来例によるリードフレーム基体にあ
っては、このようなダイボンド部と、ワイヤボンド部と
の異なる接合条件での要求に対して、これらの両者の要
求条件を同時に充分に満足させることが極めて難かしく
、このため従来においては、両者の要求に対して、これ
に適度に折れ合って適合する材料、すなわちこ＼ではＡ
ｇ層あるいは１層の何れか一方のみを個々に用いて一妥
協しているのが現況である。
この発明は従来のこのような問題点を解決するためにな
されたものであって、ダイボンド部およびワイヤボンド
部共に最適な状態で接合できるようにした半導体装置を
得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る半導体装置は、ダイボンド部に対して、
ダイボンドロー材として最適なＡｇ層をメッキして形成
させ、ワイヤボンド部に対して、　Ａ見ワイヤ線のワイ
ヤボンドに最適なへ交層を蒸着して形成させたものであ
る。
〔作　　　用〕
従ってこの発明の場合、ダイボンド部に形成されたＡｇ
層のノー２キ部分は、ダイボンディングに用いる半田ロ
ー材に対して、非常に良好な濡れ性を示して強力な付着
結合が得られるのであり、またワイヤボンド部に形成さ
れたＡ１層は、へ９．ワイヤ線の超音波ワイヤボンディ
ングに際して、同種金属による極めて良好かつ効果的な
接合ができるのである。
〔実　施　例〕
以下この発明に係る半導体装置の一実施例につき、第１
図および第２図を参照して詳細に説明する。
第１図（ａ）、　（ｂ）はこの実施例を適用した各別の
リードフレームを示す平面図、第２図は同上リードフレ
ームに半導体素子を装着させた状態の拡大断面図である
。
これらの第１図、第２図実施例において、前記第３図、
第４図従来例と同一符号は同一または相り部分を示して
おり、この実施例の場合、前記リードフレーム基体ｌに
対し、そのダイボンド部には、ダイボンドロー材として
最適なＡｇ層４ａをメッキして形成させ、またワイヤボ
ンド部には、　ＡＪＩワイヤ線７のワイヤボンドに最適
なＡ立居４ｂを蒸着して形成させたものである。すなわ
ち、この実施例ＭＩｉ戊においては、ダイボンド部とワ
イヤボンド部とに、各別のいわゆる接合層をそれぞれに
形成させたものであって、この実施例装置においては、
このように構成されたリードフレーム基体ｌを用いて、
前記従来例と同様に半導体素子６の装着をなすのである
。
従ってこの実施例による装置構成の場合、ダイボンド部
に対しては、ダイボンドロー材として最適なＡｇ層をメ
ッキして形成させたので、このノー２キ部分がダイボン
ディングに用いる半田ロー材との間で、非常に良好な濡
れ性を示して強力な付着結合が得られるのであり、また
別にワイヤボンド部に対しては、　Ａｎワイヤ線のワイ
ヤボッドに最適なＡ文理を蒸着して形成させたので、こ
のＡ９゜層がＡｎワイヤ線の超音波ワイヤボンディング
に際して、同種金属による極めて良好かつ効果的な接合
が得られるのである。
なお、前記実施例装置においては、この発明を特定形状
構成のり−ドフレー１、基体に適用する場合について述
べたが、その他任意の形状構成によるリードフレーム基
体にも適用できて、全く同様な効果を奏し得ることは勿
論である。
〔発明の効果〕
以上詳述したようにこの発明によれば、　１個のリード
フレームに対して、ダイボンド部には、ダイボンドロー
材として最適なＡｇ層を、ワイヤボンド部には、Ａｌワ
イヤ線のワイヤボンドに最適なＡ文理をそれぞれ個別に
形成させておき、このリードフレ−ムのダイボンド部に
は、半導体素子をダイボンディングさせ、またそのワイ
ヤボンド部には、半導体素子の各端子から取り出したＡ
ｎワイヤ線をワイヤボンディングさせるようにしたから
、この種のリードフレームに対する半導体素子のダイボ
ンディングならびにワイヤボンディングを、最適な状態
で強力、確実に、しかも容易かつ効果的に密着接合、接
続できるものである。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）はこの発明の一実施例を適用
した各別のリードフレーム基体を示すそれぞれ平面図、
第２図は同Ｌリードフレーム基体に半導体素子を装着さ
せた状態を示す拡大断面図であり、また第３図（ａ）　
、　（ｂ）　、（ｃ）は従来例による各別のリードフレ
ーム基体を示すそれぞれ平面図、第４図は同一ヒリード
フレーム基体に半導体素子を装着させた状態を示す拡大
断面図である。 １・・・・リードフレーム基体、４ａ・・・・ダイボン
ド部のＡｇ層、４ｂ・・・・ワイヤボンド部のへλ層、
５・・・・接合材料、６・・・・半導体素子２７・・・
・ｌワイヤ線、８・・・・パッケージのベース、９・・
・・固着材料、ｌＯ・・・・封旧材料、　１１・・・・
パッケージの蓋。 代理人　　　大　　　岩　　　増　　　縦笛１図 （Ｇ） ４ｂｊＡ１層 （ｂ）

Claims (1)

    【特許請求の範囲】
  1. ダイボンド部にダイボンドロー材として最適なＡｇ層を
    、ワイヤボンド部にＡｌワイヤ線のワイヤボンドに最適
    なＡｌ層を、それぞれ個別に形成させたリードフレーム
    を用い、前記ダイボンド部のＡｇ層には、半導体素子を
    ダイボンディングさせ、また前記ワイヤボンド部には、
    前記半導体素子の各端子から取り出したＡｌワイヤ線を
    ワイヤボンディングさせたことを特徴とする半導体装置
    。
JP60172619A 1985-08-05 1985-08-05 半導体装置 Pending JPS6232623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60172619A JPS6232623A (ja) 1985-08-05 1985-08-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60172619A JPS6232623A (ja) 1985-08-05 1985-08-05 半導体装置

Publications (1)

Publication Number Publication Date
JPS6232623A true JPS6232623A (ja) 1987-02-12

Family

ID=15945232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60172619A Pending JPS6232623A (ja) 1985-08-05 1985-08-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS6232623A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039256A (ja) * 2003-06-30 2005-02-10 Seiko Instruments Inc 電気化学セルおよびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619052U (ja) * 1979-07-20 1981-02-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619052U (ja) * 1979-07-20 1981-02-19

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039256A (ja) * 2003-06-30 2005-02-10 Seiko Instruments Inc 電気化学セルおよびその製造方法

Similar Documents

Publication Publication Date Title
US5072280A (en) Resin sealed semiconductor device
US5055911A (en) Semiconductor device package utilizing a solder flow prevention wall
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPS6232623A (ja) 半導体装置
JPH04293245A (ja) ガラス封止型セラミックパッケージ
JPS63202948A (ja) リ−ドフレ−ム
JPS6232622B2 (ja)
JPS62296528A (ja) 樹脂封止型半導体装置
JP2788011B2 (ja) 半導体集積回路装置
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JP2506429B2 (ja) 樹脂封止型半導体装置
JPH0567069B2 (ja)
JP2532821B2 (ja) 半導体装置
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0710495Y2 (ja) 半導体装置
JPS6236287Y2 (ja)
JPH0378235A (ja) リードフレーム
JPS6079732A (ja) 半導体装置
KR19990002584U (ko) 반도체 패키지
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
JPH03191561A (ja) リードフレーム
JPH04107931A (ja) 半導体装置
JPS63150953A (ja) 半導体装置用リ−ドフレ−ム
JPS6231498B2 (ja)
TW200416974A (en) Semiconductor package with lead frames having ground studs formed on the die pad thereof