JPH0710495Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0710495Y2 JPH0710495Y2 JP4036889U JP4036889U JPH0710495Y2 JP H0710495 Y2 JPH0710495 Y2 JP H0710495Y2 JP 4036889 U JP4036889 U JP 4036889U JP 4036889 U JP4036889 U JP 4036889U JP H0710495 Y2 JPH0710495 Y2 JP H0710495Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- alumina ceramic
- metallized portion
- semiconductor device
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、半導体装置に係り、特にセラミックパッケ
ージの構造に関するものである。
ージの構造に関するものである。
第３図は従来のこの種のセラミックパッケージのリード
端子接合近傍の構造を示す断面図である。
端子接合近傍の構造を示す断面図である。
この図において、１はベリリアセラミックで、ろの上面
にトランジスタチップ９等の搭載を可能にするためのメ
タライズ部５が形成されている。２はアルミナセラミッ
クで、接続細線10をボンディングするため適当なパター
ンにメタライジングされた入出力用のメタライズ部５を
備え、これにリード端子６がろう材７によりろう付けさ
れている。３は前記アルミナセラミック２上に固着され
たフレームセラミックであり、この上にキャップ４が半
田材８で気密封止されている。アルミナセラミック２と
フレームセラミック３とはラミネートで、また、アルミ
ナセラミック２とベリリアセラミック１とはろう付け
（図示せず）で各々接合されている。
にトランジスタチップ９等の搭載を可能にするためのメ
タライズ部５が形成されている。２はアルミナセラミッ
クで、接続細線10をボンディングするため適当なパター
ンにメタライジングされた入出力用のメタライズ部５を
備え、これにリード端子６がろう材７によりろう付けさ
れている。３は前記アルミナセラミック２上に固着され
たフレームセラミックであり、この上にキャップ４が半
田材８で気密封止されている。アルミナセラミック２と
フレームセラミック３とはラミネートで、また、アルミ
ナセラミック２とベリリアセラミック１とはろう付け
（図示せず）で各々接合されている。
上記構成において、パッケージキャビティ内に入出力パ
ターンとそれに続くリード端子６の接続用のメタライジ
ングパターンとしてのメタライズ部５をもつアルミナセ
ラミック２にフレームセラミック３をラミネートして焼
成後、トランジスタチップ９等をボンディングするため
のメタライズ部５を有するベリリアセラミック１に前記
アルミナセラミック２をろう付け接合（図示せず）した
ラミネート構造のセラミックヘッダに、トランジスタチ
ップ９や接続細線10をボンディング後、キャップ４を半
田材８で固着し、ハーメチック封止を行っていた。
ターンとそれに続くリード端子６の接続用のメタライジ
ングパターンとしてのメタライズ部５をもつアルミナセ
ラミック２にフレームセラミック３をラミネートして焼
成後、トランジスタチップ９等をボンディングするため
のメタライズ部５を有するベリリアセラミック１に前記
アルミナセラミック２をろう付け接合（図示せず）した
ラミネート構造のセラミックヘッダに、トランジスタチ
ップ９や接続細線10をボンディング後、キャップ４を半
田材８で固着し、ハーメチック封止を行っていた。
上記のような構成の従来の半導体装置にあっては、接続
細線10のボンディングパターンおよびそれにつながるリ
ード端子６の固着用パターンをもつアルミナセラミック
２の直上にキャップ４を半田付けまたは接着剤で封止し
た場合、入出力パターンを金属製の半田材８で接着する
ことになり、装置本来の電気的性能を十分に発揮させる
ことができない。
細線10のボンディングパターンおよびそれにつながるリ
ード端子６の固着用パターンをもつアルミナセラミック
２の直上にキャップ４を半田付けまたは接着剤で封止し
た場合、入出力パターンを金属製の半田材８で接着する
ことになり、装置本来の電気的性能を十分に発揮させる
ことができない。
また、キャップ４の固着に樹脂を使用する場合にもアル
ミナセラミック２のキャップ４と接合する箇所にはメタ
ライズ部５が施された箇所と施されていない箇所が混在
し、メタライジングの凹凸で平面度的にも非常に粗く気
密封止を実施するためには、封止用フランジとなるフレ
ームセラミック３を、さらにラミネートすることが必要
であり、パッケージの構造が複雑で大きくなるという問
題点があった。
ミナセラミック２のキャップ４と接合する箇所にはメタ
ライズ部５が施された箇所と施されていない箇所が混在
し、メタライジングの凹凸で平面度的にも非常に粗く気
密封止を実施するためには、封止用フランジとなるフレ
ームセラミック３を、さらにラミネートすることが必要
であり、パッケージの構造が複雑で大きくなるという問
題点があった。
この考案は、上記のような従来の問題点を解消するため
になされたもので、封止用フランジとなるフレームセラ
ミックを用いることがなく、かつラミネート層を少なく
した状態で気密性封止を行える半導体装置を得ることを
目的とする。
になされたもので、封止用フランジとなるフレームセラ
ミックを用いることがなく、かつラミネート層を少なく
した状態で気密性封止を行える半導体装置を得ることを
目的とする。
この考案に係る半導体装置は、アルミナセラミックにこ
の内面にメタライジングあるいは他の導電性材料を塗
布，充填し、アルミナセラミック上面の反対面にメタラ
イズ部を導出し、この部分にリード端子を固着したもの
である。
の内面にメタライジングあるいは他の導電性材料を塗
布，充填し、アルミナセラミック上面の反対面にメタラ
イズ部を導出し、この部分にリード端子を固着したもの
である。
この考案における半導体装置は、アルミナセラミックに
スルーホールを形成し、このスルーホールを介してリー
ド端子をアルミナセラミックの裏面に導出し、上面のメ
タライズ部にキャップを接合したので、入出力パターン
が電気的にパッケージ外部に導出されるため、封止用フ
ランジを積層する必要がなく、半田等で気密封止が可能
となる。
スルーホールを形成し、このスルーホールを介してリー
ド端子をアルミナセラミックの裏面に導出し、上面のメ
タライズ部にキャップを接合したので、入出力パターン
が電気的にパッケージ外部に導出されるため、封止用フ
ランジを積層する必要がなく、半田等で気密封止が可能
となる。
以下、この考案を図面について説明する。
第１図はこの考案の半導体装置の一実施例を示す図で、
セラミックパッケージのリード端子接合部近傍の断面図
である。
セラミックパッケージのリード端子接合部近傍の断面図
である。
第１図において、第３図と同一符号は同一構成部分を示
し、2aは前記アルミナセラミック２に形成されたスルー
ホールで、このスルーホール2aを介してアルミナセラミ
ック２の表面および裏面にメタライズ部5aが導出され、
この裏面に導出されたメタライズ部5aにリード端子６が
ろう材７により固着される。したがって、リード端子６
はパッケージの外部に導出されることになる。また、キ
ャップ４は半田材８で、アルミナセラミック２の上面に
メタライズ部5aとは分離されたメタライズ部5bに気密封
止されている。
し、2aは前記アルミナセラミック２に形成されたスルー
ホールで、このスルーホール2aを介してアルミナセラミ
ック２の表面および裏面にメタライズ部5aが導出され、
この裏面に導出されたメタライズ部5aにリード端子６が
ろう材７により固着される。したがって、リード端子６
はパッケージの外部に導出されることになる。また、キ
ャップ４は半田材８で、アルミナセラミック２の上面に
メタライズ部5aとは分離されたメタライズ部5bに気密封
止されている。
次に動作について説明する。
アルミナセラミック２上にメタライジングされた入出力
パターンとしてのメタライズ部5aは、アルミナセラミッ
ク２に設けたスルーホール2aで電気的に外部へ導出され
る。その時、スルーホール2aはメタライズ部5aあるいは
リード端子６を固着するためのろう材７で満たされ、こ
の部分の気密性を保つ。このようにしてアルミナセラミ
ック２の裏面にリード端子６を固着する構造としたの
で、パッケージ内部の気密性を保つためキャップ４を半
田材８等でアルミナセラミック２に固着する面は極めて
滑らかな面となり、リーク不良の発生を防止できる。
パターンとしてのメタライズ部5aは、アルミナセラミッ
ク２に設けたスルーホール2aで電気的に外部へ導出され
る。その時、スルーホール2aはメタライズ部5aあるいは
リード端子６を固着するためのろう材７で満たされ、こ
の部分の気密性を保つ。このようにしてアルミナセラミ
ック２の裏面にリード端子６を固着する構造としたの
で、パッケージ内部の気密性を保つためキャップ４を半
田材８等でアルミナセラミック２に固着する面は極めて
滑らかな面となり、リーク不良の発生を防止できる。
なお、上記実施例では水平方向にリード端子６を有する
ものを示したが、第２図のようにスルーホール2aを通し
てピン状の外部端子6aを設けても同等の効果を奏し、こ
の場合には表面実装を自動機等で行う場合効果がある。
ものを示したが、第２図のようにスルーホール2aを通し
てピン状の外部端子6aを設けても同等の効果を奏し、こ
の場合には表面実装を自動機等で行う場合効果がある。
また、上記実施例ではベリリアセラミック１を用いた場
合を示したが、アルミナ，窒化アルミ等、他のセラミッ
クを用いても良い。
合を示したが、アルミナ，窒化アルミ等、他のセラミッ
クを用いても良い。
以上説明したように、この考案は、アルミナセラミック
にスルーホールを設け、アルミナセラミック上面のメタ
ライズ部とは反対面にメタライズ部を導出し、リード端
子を固着したので、少ないセラミックの積層数で気密性
不良を防止することができ、かつパッケージ外形を小さ
くできる効果がある。
にスルーホールを設け、アルミナセラミック上面のメタ
ライズ部とは反対面にメタライズ部を導出し、リード端
子を固着したので、少ないセラミックの積層数で気密性
不良を防止することができ、かつパッケージ外形を小さ
くできる効果がある。
第１図はこの考案の半導体装置の一実施例を示す要部断
面図、第２図はこの考案の他の実施例を示す要部断面
図、第３図は従来例を示す要部断面図である。 図において、１はベリリアセラミック、２はアルミナセ
ラミック、2aはスルーホール、４はキャップ、5,5a,5b
はメタライズ部、６はリード端子、７はろう材、８は半
田材、９はトランジスタチップである。 なお、各図中の同一符号は同一または相当部分を示す。
面図、第２図はこの考案の他の実施例を示す要部断面
図、第３図は従来例を示す要部断面図である。 図において、１はベリリアセラミック、２はアルミナセ
ラミック、2aはスルーホール、４はキャップ、5,5a,5b
はメタライズ部、６はリード端子、７はろう材、８は半
田材、９はトランジスタチップである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】セラミック上面に形成されたメタライズ部
上に半導体チップが搭載され、この半導体チップとワイ
ヤボンディングされるとともに、リード端子が導出され
るメタライズ部を上面に備えたアルミナセラミックが前
記セラミック上に載置され、前記アルミナセラミック上
にキャップをハーメチック封止した半導体装置におい
て、前記アルミナセラミックにスルーホールを設け、前
記アルミナセラミック上面のメタライズ部とは反対面に
メタライズ部を導出し、リード端子を固着したことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036889U JPH0710495Y2 (ja) | 1989-04-04 | 1989-04-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036889U JPH0710495Y2 (ja) | 1989-04-04 | 1989-04-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02131353U JPH02131353U (ja) | 1990-10-31 |
| JPH0710495Y2 true JPH0710495Y2 (ja) | 1995-03-08 |
Family
ID=31550097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4036889U Expired - Lifetime JPH0710495Y2 (ja) | 1989-04-04 | 1989-04-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710495Y2 (ja) |
-
1989
- 1989-04-04 JP JP4036889U patent/JPH0710495Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02131353U (ja) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5436407A (en) | Metal semiconductor package with an external plastic seal | |
| JPH0710495Y2 (ja) | 半導体装置 | |
| JPS62264659A (ja) | 固体撮像装置 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP3445761B2 (ja) | 電子デバイス用セラミックパッケージ | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH0240936A (ja) | 半導体装置のパッケージ | |
| JPS6365649A (ja) | 半導体用パツケ−ジ | |
| KR100641511B1 (ko) | 고집적 반도체 패키지 및 그 제조 방법 | |
| JP2663645B2 (ja) | マイクロ波帯のセラミック複合モジュール | |
| JPH05315461A (ja) | 封止型電子部品および封止型電子部品の製造方法 | |
| JPH0316986A (ja) | 半導体装置 | |
| JPH0433357A (ja) | マルチ・チップ・パッケージの構造 | |
| JPH02306657A (ja) | 半導体装置 | |
| JPS60200544A (ja) | 混成集積回路素子 | |
| JPH01318251A (ja) | 半導体装置とその組立方法 | |
| JPH07122666A (ja) | 半導体素子収納用パッケージ | |
| JP2004296725A (ja) | 電子部品収納用パッケージ | |
| JPH0613478A (ja) | 半導体装置封止用セラミックス構造体およびその製造方法ならびにそのふた材 | |
| JPH0774279A (ja) | 電子部品 | |
| JPH0457357A (ja) | 集積回路装置 | |
| JPH04267360A (ja) | 半導体装置 | |
| JPH04107931A (ja) | 半導体装置 |