JPS6232789B2

JPS6232789B2 -

Info

Publication number: JPS6232789B2
Application number: JP3559780A
Authority: JP
Inventors: Nobuyuki Wakabayashi
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1980-03-19
Filing date: 1980-03-19
Publication date: 1987-07-16
Also published as: JPS56132389A

Description

【発明の詳細な説明】本発明は、キヤラクタジエネレータに関し、特
にそのメモリ内容を圧縮して記憶する装置に関す
るものである。

キヤラクタジエネレータは、大小英文字、数
字、記号、カタカナ文字などの文字情報を記憶
し、必要時にそれを出力する装置である。文字情
報は、JISコードで160文字について定義されてお
り、これらは一般に各文字ごとに９バイト（８ビ
ツト）割り当てられて記憶されている。そのため
通常メモリ容量は、160×９×８＝11520ビツト
（約12Kビツト）以上必要とされた。

ここでまずこの関係を具体的に説明する。

第１図Ａは、ドツトマトリツクス方式で数字
「１」を示している。このドツトマトリツクス
は、８列９行のドツトに細分化され、ドツト総数
は８×９＝72である。このドツトの位置は、同図
Ｂに示すように、「０」「１」で表わされ、メモリ
はその２値状態を記憶することになる。なお、こ
の２値状態は、左右４列に分割し、その各行を２
進数とみなし、16進数に変換すれば、第１図Ｃの
ように２列のコードとして表示できる。

さて、第１図Ｂにおいて、第２、４、６、８、
９行はいずれも「０」であり、また第８列は実際
に用いられていない。同様に第２図Ｂの数字
「２」の場合においても、第２、４、６、８行は
すべて「０」であり、しかも第８列は用いられて
おらず意味をもたない。

このように従来、意味をもたない部分も含めて
すべてのドツトマトリツクスについてメモリが割
当てられるため、文字情報を蓄えるためのメモリ
容量が膨大なものとなり、そのため装置中でのメ
モリ部分の価格比が高くなるという欠点がある。

ここに本発明の目的は、記憶内容を圧縮化し、
記憶密度を高め、上記従来例の欠点を除去する点
にある。

上記目的のもとに、本発明は、用いられていな
い列の部分に着目し、その列を制御コードとして
用い、この制御コードの内容にもとづいて例えば
「０」内容の行を順次挿入することにより、すべ
てが「０」内容の行をメモリ中の記憶内容から除
外し、記憶内容の圧縮を図るようにしている。

以下、本発明を図に示す一実施例にもとづいて
具体的に説明する。

本発明では、第１図および第２図のＢに示すよ
うに、すべて「０」の行が記憶内容から除去され
ている。したがつて記憶内容は、少なくとも
「１」を有する行に限られている。また第８烈目
は、制御コードとして用いられ、「１」または
「０」を記録している。この制御コードの「１」
は、つぎの行を有効とするもので、制御コード
「０」はつぎの行との間に「０」の行を挿入すべ
きことを意味づけられている。また最後の列はす
べて「１」であり、文字情報の区切りコードとし
てある。

なお、第１図Ｄの第３行目は、本来すべて
「１」であるが、前記区切りコードと識別するた
めに、そのうち問題とならない部分の１つのビツ
ト例えば７列目を「０」としてある。そして第１
図および第２図のＤの内容は、同図Ｅのような16
進コードで表わせる。このように数字「１」また
は「２」は、８×６＝48ビツトで記憶できること
になる。もつとも他のいくつかの文字ではビツト
数が減少しないこともあるが、全体的にビツト数
は従来の方式に比較して少なくなつている。

さて、第３図は、上記の圧縮方式を基礎とした
キヤラクタジエネレータの構成を示している。メ
モリ１は圧縮化された文字情報を制御コードおよ
び区切りコードとともに記憶するもので、制御装
置２はプログラムにもとづいて入出力その他の動
作を制御する部分である。レジスタ３は、１バイ
ト（１行分）の文字情報を記憶するためのもの
で、このレジスタ３の入出力端の加算点に接続さ
れた制御部４は、レジスタ３に取込まれた１バイ
ト分の一部の記憶内容を順次シフトし、１バイト
分の文字情報を所定の配列にするための制御機能
を営む。また制御コード判別部５は、１バイト分
の文字情報の中から制御コードの内容つまり
「０」「１」を判定し、「０」であつたときにコー
ド発生器６にコード発生指令を与える。このコー
ド発生器６は、所定のコードとして「00000000」
のコードを発生し、これをバツフア７に送る。こ
こでバツフア７は、メモリ１から転送されてくる
１バイト分の文字情報を順次整列した状態で一時
的に記憶し、１キヤラクタ分になつたときつまり
区切りコードを確認したとき、その１キヤラクタ
分の文字情報を出力する部分である。

つぎに第４図は、上記キヤラクタジエネレータ
の動作の流れ図を示している。これにもとづいて
動作を説明する。まず、スタート時に読み出すべ
き文字情報のアドレスが指定される。最初に先頭
アドレスが指定され、このアドレスが読み出され
る。これらのアドレスの指定、読み出しは、図示
しないアドレスレジスタの部分で行なわれる。つ
ぎにアドレス内容が読み出されてから、そのアド
レスで指定された記憶番地の内容がメモリ１から
読み出され、レジスタ３に格納される。ここで制
御部４は、記憶情報の内容から区切りコードを判
定し、区切りコードでない場合にその内容をバツ
フア７へ転送し、そこに格納する。

つぎに制御コード判別部５は、読み出した文字
情報の中から制御コードの内容を判定し、「１」
でないときにアドレス内容を歩進させ、つぎのア
ドレスにもとづいて以上の動作を繰返し、１キヤ
ラクタ分の文字情報をバツフア７に出力する。こ
の読み出し過程で、制御コード判別部５は制御コ
ード「１」の内容を検出したときに、コード発生
器６にコード発生指令を発する。このためコード
発生器６は、メモリ１に代つて所定のコード
「00000000」の内容をバツフア７に出力する。こ
のためバツフア７のストア内容は、第１図または
第２図のＢに相当するマトリツクスとなつてい
る。そして最後に読み出し文字情報の中から区切
りコードが現われると、１キヤラクタ分の文字情
報が読み出されたことになり、一連の読み出し動
作は終了することになる。

なお、以上の実施例は、ドツトマトリツクスで
の任意の行の「00000000」コードをメモリ１と別
に発生しているが、メモリ１と別なコードは、
「11111111」のコードのほか、使用頻度の高い他
の特定のコードであつてもよく、またドツトマト
リツクス上の任意の列であつてもよい。また制御
コードが２ビツト以上であれば、これに対応して
コード発生器は、複数設けることも可能となる。

そしてこのキヤラクタジエネレータは、文字情
報を記憶するメモリを有する装置例えばプリン
タ、デイスプレイ装置、ワードプロセツサなどに
応用できる。

本発明では、使用頻度の高い特定のコード内容
がメモリに記憶されないから、メモリの記憶容量
がJISコードで最高2/3まで圧縮でき、メモリ密度
の増大が可能となり、また従来不使用の８列目の
ビツトが制御コードとして特定コードの挿入機能
をするので、従来と同じ細分化文字情報が確実に
得られ、さらに１キヤラクタごとに区切りコード
が記憶されているから、圧縮された記憶データが
その区切りコードごとに整然と出力され、さらに
この装置がコード発生機能および制御コード判別
機能を追加することによつて容易に実施できると
いう特有の効果が得られる。

【図面の簡単な説明】

第１図Ａ，Ｂ，Ｃ，Ｄおよび第２図Ａ，Ｂ，
Ｃ，Ｄはそれぞれ文字をコード変換した状態のマ
トリツクス図、第３図は本発明のキヤラクタジエ
ネレータのブロツク線図、第４図は動作順序を示
す流れ図である。１……メモリ、２……制御装置、３……レジス
タ、４……制御部、５……制御コード判別部、６
……コード発生器、７……バツフア。

Claims

【特許請求の範囲】１細分化された文字情報中特定のコードを除く
コードを制御コードおよび区切りコードとともに
記憶するメモリと、このメモリの読み出し内容を
順次格納し１キヤラクタ分として出力するバツフ
アと、上記メモリから読み出した内容から制御コ
ードの内容を判定しそれにもとづいてコード発生
指令を発生する制御コード判別部と、この制御コ
ード判別部からのコード発生指令を受けたとき上
記バツフアに上記特定コードの内容を出力するコ
ード発生器とを具備することを特徴とするキヤラ
クタジエネレータ。２特許請求の範囲第１項記載において、文字情
報中特定のコードとして１行がすべて「０」のコ
ードを除いて記憶し、判別部からのコード発生指
令を受けたときの特定コードとして１行がすべて
「０」のコードを出力せしめてなるキヤラクタジ
エネレータ。