JPS6233347Y2 - - Google Patents
Info
- Publication number
- JPS6233347Y2 JPS6233347Y2 JP1979003239U JP323979U JPS6233347Y2 JP S6233347 Y2 JPS6233347 Y2 JP S6233347Y2 JP 1979003239 U JP1979003239 U JP 1979003239U JP 323979 U JP323979 U JP 323979U JP S6233347 Y2 JPS6233347 Y2 JP S6233347Y2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- drive transistor
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は駆動トランジスタと出力トランジスタ
とが1つの半導体基板上でいわゆるダーリントン
接続されたダーリントン半導体装置の電極構造に
よるものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is based on an electrode structure of a Darlington semiconductor device in which a drive transistor and an output transistor are connected in a so-called Darlington connection on one semiconductor substrate.
従来ダーリントントランジスタは入力が駆動ト
ランジスタのベース又出力が出力トランジスタの
エミツタとなつているため駆動トランジスタのベ
ースと出力トランジスタのエミツタとにAl又は
Au等の細線をボンデイングし外部リードと接続
しているがこの場合ボンデイング設備の簡略化及
び工数低減のためエミツタとベースのボンデイン
グワイヤーには同径のものが使用されているのが
普通である。ところで駆動トランジスタのベース
電流は出力トランジスタのエミツタ電流の1/h
FEであり、例えばエミツタ電流が10AでありhFE
が1000の場合はベース電流は10mAしか流れない
にもかかわらず、ボンデイングワイヤー径は前記
エミツタのボンデイングワイヤー電流密度を基に
決定されるため大きな径を使用することになる。
また駆動トランジスタのベース電極の広さはボン
デイングワイヤー径にほぼ依存し、前述のごとく
過大なボンデイングワイヤーを使用するため大き
な面積を必要としている。さらに従来の構造では
ベース電極はエミツターベース接合に沿つた構造
が取られており、前述のごとくベース電極は大き
な面積を必要とするためベース領域を必要以上に
大きくせざるを得なくなつている。これを避ける
ためボンデイングワイヤー径が小さなものを出力
トランジスタのエミツタに数本並列に使用し、駆
動トランジスタのベースには1本使用する方法も
取られているが前述のようにボンデイング設備及
び工数等に問題が出てくる。 Conventionally, in Darlington transistors, the input is the base of the drive transistor, and the output is the emitter of the output transistor, so the base of the drive transistor and the emitter of the output transistor are made of aluminum or
Thin wires such as Au are bonded to connect to external leads, but in this case, bonding wires of the same diameter are usually used for the emitter and base to simplify the bonding equipment and reduce man-hours. By the way, the base current of the drive transistor is 1/h of the emitter current of the output transistor.
For example, if the emitter current is 10A , h FE
When is 1000, even though the base current flows only 10 mA, the bonding wire diameter is determined based on the bonding wire current density of the emitter, so a large diameter is used.
Further, the width of the base electrode of the drive transistor depends almost on the diameter of the bonding wire, and as described above, a large area is required because an excessively large bonding wire is used. Furthermore, in the conventional structure, the base electrode is structured along the emitter-base junction, and as mentioned above, the base electrode requires a large area, so the base area has to be made larger than necessary. . In order to avoid this, several bonding wires with small diameters are used in parallel for the emitter of the output transistor, and one wire is used for the base of the drive transistor, but as mentioned above, this method requires a large amount of bonding equipment and man-hours. A problem arises.
本考案は以上のような欠点をなくし駆動トラン
ジスタのベース領域を必要以上に大きくすること
なくかつ入出力電極に同径のボンデイングワイヤ
ーを使用できる電極構造を与えることにある。 The object of the present invention is to eliminate the above-mentioned drawbacks and provide an electrode structure in which bonding wires of the same diameter can be used for input and output electrodes without making the base region of the drive transistor unnecessarily large.
このような目的を達成するための本考案の基本
的な構成は、同一基板に少なくとも互いにいわゆ
るダーリントン接続された駆動トランジスタと出
力トランジスタとを具備し、駆動トランジスタの
ベースと外部ベースリードとをボンデイングワイ
ヤーで結び、出力トランジスタのエミツタと外部
エミツタリードとをボンデイングワイヤーで結ば
れてなるダーリントン半導体装置において、駆動
トランジスタのエミツタ領域をベースボンデイン
グ部分下まで入り込ませ、さらにベース電極を使
用するボンデイングワイヤーに必要とされる広さ
までエミツタ領域の一部上に絶縁膜を介して延長
するように配置したものである。 The basic configuration of the present invention to achieve such an objective is to include at least a drive transistor and an output transistor that are connected to each other in a so-called Darlington on the same substrate, and to connect the base of the drive transistor and the external base lead with a bonding wire. In a Darlington semiconductor device in which the emitter of the output transistor and the external emitter lead are connected with a bonding wire, the emitter region of the drive transistor is penetrated below the base bonding part, which is necessary for the bonding wire that uses the base electrode. The emitter region is disposed so as to extend over a portion of the emitter region with an insulating film interposed therebetween.
以下本考案を図面を用いて具体的に説明する。 The present invention will be specifically explained below using the drawings.
第1図及び2図は従来の構造を示す図であり、
駆動トランジスタ10のベース電極5の広さはボ
ンデイングワイヤーに応じて決定され、さらにベ
ース領域2aは電極5と同等か少し広くなつてお
り、所望のエミツタ接合長さを得るため第1図に
示すようにくし状になつているのが普通である。
このため、ベース領域2aが必要以上に大きくな
る欠点があつた。 1 and 2 are diagrams showing the conventional structure,
The width of the base electrode 5 of the drive transistor 10 is determined according to the bonding wire, and the base region 2a is equal to or slightly wider than the electrode 5. In order to obtain the desired emitter junction length, the width of the base electrode 5 is determined according to the bonding wire. It is usually comb-shaped.
For this reason, there was a drawback that the base region 2a became larger than necessary.
ところでこのようなダーリントントランジスタ
の構造を第3及び4図に第1の実施例として示す
ようにベース領域2a′を狭くし、くし状のエミツ
タ3a′をベース領域2a′内まで入り込ませる。 By the way, in the structure of such a Darlington transistor, as shown in FIGS. 3 and 4 as a first embodiment, the base region 2a' is narrowed and the comb-shaped emitters 3a' are inserted into the base region 2a'.
あるいは第2の実施例として第5、6図に示す
ようにベース領域を複数個のエミツタ領域3a″で
取り囲んで分離する。その後エミツタ接合に沿つ
てベース領域上で電極とオーミツクコンタクトを
取る部分のみ絶縁膜4″を除去しベース領域内部
に入り込んだエミツタ領域3a″上の絶縁膜4″は
残しておき、その後ベース電極5″をエミツタ領
域3a″上まで広げ所望のボンデイング広さを確保
すれば、適正なベース領域の駆動トランジスタを
もつダーリントントランジスタを得ることができ
る。 Alternatively, as a second embodiment, as shown in FIGS. 5 and 6, the base region is surrounded and separated by a plurality of emitter regions 3a''. Thereafter, a portion that makes ohmic contact with the electrode on the base region along the emitter junction Only the insulating film 4'' is removed, leaving the insulating film 4'' on the emitter region 3a'' that has entered inside the base region, and then the base electrode 5'' is expanded to above the emitter region 3a'' to ensure the desired bonding width. For example, a Darlington transistor with a proper base region driving transistor can be obtained.
第3、4図および第5、6図に示す本考案の半
導体装置は次の工程を経ることにより製造でき
る。即ちN型シリコン基板1にP型不純物である
ボロン又はカリウム等を拡散せしめベース領域2
a′,2a″及び2b′を形成する。次に酸化膜4′,
4″を成長させホトレジスト等を選択的に被覆し
バツフアード弗酸溶液等により酸化膜4′,4″を
選択エツチングし、エミツタ電極取り出し領域と
なる窓をあける。しかる後にN型不純物であるリ
ン等を拡散せしめエミツタ領域3a′,3a″及び3
bを形成し、再び酸化膜4′,4″で被覆する。次
にオーミツク接触のための窓あけを行いアルミ等
の導体を蒸着し、ホトレジスト等を選択的に被覆
しリン酸等により選択エツチを行い電極5′,
5″を形成する。次に400℃〜500℃の温度で30分
〜2時間程度熱処理を行いアルミとシリコンの合
金化を行つた後、最後にホトレジスト又はワツク
ス等によりメサカバーした後、弗酸、硝酸、氷酢
酸の混合液等によりメサエツチングしトランジス
タ素子を形成する。 The semiconductor device of the present invention shown in FIGS. 3 and 4 and 5 and 6 can be manufactured through the following steps. That is, a P-type impurity such as boron or potassium is diffused into an N-type silicon substrate 1 to form a base region 2.
a', 2a'' and 2b' are formed. Next, oxide films 4',
The oxide films 4' and 4'' are selectively coated with a photoresist or the like, and the oxide films 4' and 4'' are selectively etched using a buffered hydrofluoric acid solution or the like to open a window that will become an emitter electrode extraction area. After that, an N-type impurity such as phosphorus is diffused to form emitter regions 3a', 3a'' and 3.
b is formed and covered again with oxide films 4' and 4''.Next, a window is opened for ohmic contact, a conductor such as aluminum is vapor deposited, a photoresist etc. is selectively coated and selectively etched with phosphoric acid etc. electrode 5',
Next, heat treatment is performed at a temperature of 400℃ to 500℃ for about 30 minutes to 2 hours to alloy aluminum and silicon.Finally, after covering the mesa with photoresist or wax, hydrofluoric acid, Mesa etching is performed using a mixture of nitric acid and glacial acetic acid to form a transistor element.
以上の実施例はNPNメサ型トランジスタにつ
き述べてきたがPNPメサ型トランジスタ、NPN
プレーナ型トランジスタ、PNPプレーナ型トラン
ジスタについても同様の構造を適用しうることは
自明である。 The above embodiments have been described for NPN mesa type transistors, but PNP mesa type transistors, NPN
It is obvious that a similar structure can be applied to planar transistors and PNP planar transistors.
第1図および第2図は従来のトランジスタの平
面図および断面図、第3図および第4図は本考案
の第1の実施例を示す平面図および断面図、第5
図および第6図は本考案の第2の実施例を示す平
面図および断面図である。
1……シリコン基板、2a,2a′,2a″,2b
……ベース領域、3a,3a′,3a″,3b……エ
ミツタ領域、4,4′,4″……酸化膜、5,
5′,5″……電極。
1 and 2 are a plan view and a sectional view of a conventional transistor, FIGS. 3 and 4 are a plan view and a sectional view showing a first embodiment of the present invention, and FIG. 5 is a plan view and a sectional view of a conventional transistor.
FIG. 6 is a plan view and a sectional view showing a second embodiment of the present invention. 1...Silicon substrate, 2a, 2a', 2a'', 2b
...Base region, 3a, 3a', 3a'', 3b... Emitter region, 4, 4', 4''... Oxide film, 5,
5', 5''...electrode.
Claims (1)
ントン接続しこれら両トランジスタを一つの半導
体基板に具備し、前記駆動トランジスタのベース
電極と外部ベースリードとを第一のボンデイング
ワイヤーで結び、前記出力トランジスタのエミツ
タ電極と外部エミツタリードとを前記第一のワイ
ヤーと同じ径の第二のボンデイングワイヤーで結
んでなるダーリントン半導体装置において、前記
駆動トランジスタのエミツタ領域を前記駆動トラ
ンジスタの前記ベース電極のボンデイングされる
部分下まで入り込ませ、さらに前記ベース電極を
前記第一のボンデイングワイヤーをボンデイング
するに必要とする広さまで前記駆動トランジスタ
のエミツタ領域を覆う絶縁膜上に延在形成したこ
とを特徴とするダーリントン半導体装置。 A drive transistor and an output transistor are connected in Darlington, both transistors are provided on one semiconductor substrate, the base electrode of the drive transistor and the external base lead are connected by a first bonding wire, and the emitter electrode of the output transistor and the external emitter lead are connected. and connected by a second bonding wire having the same diameter as the first wire, the emitter region of the drive transistor is inserted below the bonded portion of the base electrode of the drive transistor, and further A Darlington semiconductor device, wherein the base electrode is formed to extend on an insulating film covering the emitter region of the drive transistor to a width necessary for bonding the first bonding wire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979003239U JPS6233347Y2 (en) | 1979-01-11 | 1979-01-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979003239U JPS6233347Y2 (en) | 1979-01-11 | 1979-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55103973U JPS55103973U (en) | 1980-07-19 |
| JPS6233347Y2 true JPS6233347Y2 (en) | 1987-08-26 |
Family
ID=28807049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979003239U Expired JPS6233347Y2 (en) | 1979-01-11 | 1979-01-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233347Y2 (en) |
-
1979
- 1979-01-11 JP JP1979003239U patent/JPS6233347Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55103973U (en) | 1980-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249663A (en) | Manufacture of semiconductor device | |
| JPS6113381B2 (en) | ||
| JPS61147572A (en) | Semiconductor device and manufacture thereof | |
| GB947674A (en) | Semiconductor amplifier | |
| JPS6233347Y2 (en) | ||
| JPS6112392B2 (en) | ||
| JP3149913B2 (en) | Method for manufacturing transistor | |
| JPH0113425Y2 (en) | ||
| JPS6018148B2 (en) | Method of manufacturing semiconductor memory device | |
| JPS61164260A (en) | bipolar transistor | |
| JPS606104B2 (en) | MIS semiconductor device | |
| JP2969669B2 (en) | Method for manufacturing semiconductor device | |
| JPH0420263B2 (en) | ||
| JPH079938B2 (en) | Semiconductor integrated circuit | |
| JPS6129152B2 (en) | ||
| JPH0682754B2 (en) | Semiconductor device | |
| JPS6336567A (en) | Semiconductor device and manufacture thereof | |
| JPS586161A (en) | Semiconductor device | |
| JPH0650740B2 (en) | Semiconductor device | |
| JPS6327863B2 (en) | ||
| JPS6222451A (en) | P-n junction isolation method of semiconductor substrate | |
| JPS58141564A (en) | Bipolar-transistor | |
| JPS58123762A (en) | Semiconductor device | |
| JPS58212171A (en) | Semiconductor device | |
| JPS5979521A (en) | Manufacture of semiconductor device |