JPS6233347Y2 - - Google Patents
Info
- Publication number
- JPS6233347Y2 JPS6233347Y2 JP1979003239U JP323979U JPS6233347Y2 JP S6233347 Y2 JPS6233347 Y2 JP S6233347Y2 JP 1979003239 U JP1979003239 U JP 1979003239U JP 323979 U JP323979 U JP 323979U JP S6233347 Y2 JPS6233347 Y2 JP S6233347Y2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- drive transistor
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
本考案は駆動トランジスタと出力トランジスタ
とが１つの半導体基板上でいわゆるダーリントン
接続されたダーリントン半導体装置の電極構造に
よるものである。
とが１つの半導体基板上でいわゆるダーリントン
接続されたダーリントン半導体装置の電極構造に
よるものである。
従来ダーリントントランジスタは入力が駆動ト
ランジスタのベース又出力が出力トランジスタの
エミツタとなつているため駆動トランジスタのベ
ースと出力トランジスタのエミツタとにAl又は
Au等の細線をボンデイングし外部リードと接続
しているがこの場合ボンデイング設備の簡略化及
び工数低減のためエミツタとベースのボンデイン
グワイヤーには同径のものが使用されているのが
普通である。ところで駆動トランジスタのベース
電流は出力トランジスタのエミツタ電流の１／ｈ
FEであり、例えばエミツタ電流が10AでありｈFE
が1000の場合はベース電流は10mAしか流れない
にもかかわらず、ボンデイングワイヤー径は前記
エミツタのボンデイングワイヤー電流密度を基に
決定されるため大きな径を使用することになる。
また駆動トランジスタのベース電極の広さはボン
デイングワイヤー径にほぼ依存し、前述のごとく
過大なボンデイングワイヤーを使用するため大き
な面積を必要としている。さらに従来の構造では
ベース電極はエミツターベース接合に沿つた構造
が取られており、前述のごとくベース電極は大き
な面積を必要とするためベース領域を必要以上に
大きくせざるを得なくなつている。これを避ける
ためボンデイングワイヤー径が小さなものを出力
トランジスタのエミツタに数本並列に使用し、駆
動トランジスタのベースには１本使用する方法も
取られているが前述のようにボンデイング設備及
び工数等に問題が出てくる。
ランジスタのベース又出力が出力トランジスタの
エミツタとなつているため駆動トランジスタのベ
ースと出力トランジスタのエミツタとにAl又は
Au等の細線をボンデイングし外部リードと接続
しているがこの場合ボンデイング設備の簡略化及
び工数低減のためエミツタとベースのボンデイン
グワイヤーには同径のものが使用されているのが
普通である。ところで駆動トランジスタのベース
電流は出力トランジスタのエミツタ電流の１／ｈ
FEであり、例えばエミツタ電流が10AでありｈFE
が1000の場合はベース電流は10mAしか流れない
にもかかわらず、ボンデイングワイヤー径は前記
エミツタのボンデイングワイヤー電流密度を基に
決定されるため大きな径を使用することになる。
また駆動トランジスタのベース電極の広さはボン
デイングワイヤー径にほぼ依存し、前述のごとく
過大なボンデイングワイヤーを使用するため大き
な面積を必要としている。さらに従来の構造では
ベース電極はエミツターベース接合に沿つた構造
が取られており、前述のごとくベース電極は大き
な面積を必要とするためベース領域を必要以上に
大きくせざるを得なくなつている。これを避ける
ためボンデイングワイヤー径が小さなものを出力
トランジスタのエミツタに数本並列に使用し、駆
動トランジスタのベースには１本使用する方法も
取られているが前述のようにボンデイング設備及
び工数等に問題が出てくる。
本考案は以上のような欠点をなくし駆動トラン
ジスタのベース領域を必要以上に大きくすること
なくかつ入出力電極に同径のボンデイングワイヤ
ーを使用できる電極構造を与えることにある。
ジスタのベース領域を必要以上に大きくすること
なくかつ入出力電極に同径のボンデイングワイヤ
ーを使用できる電極構造を与えることにある。
このような目的を達成するための本考案の基本
的な構成は、同一基板に少なくとも互いにいわゆ
るダーリントン接続された駆動トランジスタと出
力トランジスタとを具備し、駆動トランジスタの
ベースと外部ベースリードとをボンデイングワイ
ヤーで結び、出力トランジスタのエミツタと外部
エミツタリードとをボンデイングワイヤーで結ば
れてなるダーリントン半導体装置において、駆動
トランジスタのエミツタ領域をベースボンデイン
グ部分下まで入り込ませ、さらにベース電極を使
用するボンデイングワイヤーに必要とされる広さ
までエミツタ領域の一部上に絶縁膜を介して延長
するように配置したものである。
的な構成は、同一基板に少なくとも互いにいわゆ
るダーリントン接続された駆動トランジスタと出
力トランジスタとを具備し、駆動トランジスタの
ベースと外部ベースリードとをボンデイングワイ
ヤーで結び、出力トランジスタのエミツタと外部
エミツタリードとをボンデイングワイヤーで結ば
れてなるダーリントン半導体装置において、駆動
トランジスタのエミツタ領域をベースボンデイン
グ部分下まで入り込ませ、さらにベース電極を使
用するボンデイングワイヤーに必要とされる広さ
までエミツタ領域の一部上に絶縁膜を介して延長
するように配置したものである。
以下本考案を図面を用いて具体的に説明する。
第１図及び２図は従来の構造を示す図であり、
駆動トランジスタ１０のベース電極５の広さはボ
ンデイングワイヤーに応じて決定され、さらにベ
ース領域２ａは電極５と同等か少し広くなつてお
り、所望のエミツタ接合長さを得るため第１図に
示すようにくし状になつているのが普通である。
このため、ベース領域２ａが必要以上に大きくな
る欠点があつた。
駆動トランジスタ１０のベース電極５の広さはボ
ンデイングワイヤーに応じて決定され、さらにベ
ース領域２ａは電極５と同等か少し広くなつてお
り、所望のエミツタ接合長さを得るため第１図に
示すようにくし状になつているのが普通である。
このため、ベース領域２ａが必要以上に大きくな
る欠点があつた。
ところでこのようなダーリントントランジスタ
の構造を第３及び４図に第１の実施例として示す
ようにベース領域２a′を狭くし、くし状のエミツ
タ３a′をベース領域２a′内まで入り込ませる。
の構造を第３及び４図に第１の実施例として示す
ようにベース領域２a′を狭くし、くし状のエミツ
タ３a′をベース領域２a′内まで入り込ませる。
あるいは第２の実施例として第５、６図に示す
ようにベース領域を複数個のエミツタ領域３a″で
取り囲んで分離する。その後エミツタ接合に沿つ
てベース領域上で電極とオーミツクコンタクトを
取る部分のみ絶縁膜４″を除去しベース領域内部
に入り込んだエミツタ領域３a″上の絶縁膜４″は
残しておき、その後ベース電極５″をエミツタ領
域３a″上まで広げ所望のボンデイング広さを確保
すれば、適正なベース領域の駆動トランジスタを
もつダーリントントランジスタを得ることができ
る。
ようにベース領域を複数個のエミツタ領域３a″で
取り囲んで分離する。その後エミツタ接合に沿つ
てベース領域上で電極とオーミツクコンタクトを
取る部分のみ絶縁膜４″を除去しベース領域内部
に入り込んだエミツタ領域３a″上の絶縁膜４″は
残しておき、その後ベース電極５″をエミツタ領
域３a″上まで広げ所望のボンデイング広さを確保
すれば、適正なベース領域の駆動トランジスタを
もつダーリントントランジスタを得ることができ
る。
第３、４図および第５、６図に示す本考案の半
導体装置は次の工程を経ることにより製造でき
る。即ちＮ型シリコン基板１にＰ型不純物である
ボロン又はカリウム等を拡散せしめベース領域２
a′，２a″及び２b′を形成する。次に酸化膜４′，
４″を成長させホトレジスト等を選択的に被覆し
バツフアード弗酸溶液等により酸化膜４′，４″を
選択エツチングし、エミツタ電極取り出し領域と
なる窓をあける。しかる後にＮ型不純物であるリ
ン等を拡散せしめエミツタ領域３a′，３a″及び３
ｂを形成し、再び酸化膜４′，４″で被覆する。次
にオーミツク接触のための窓あけを行いアルミ等
の導体を蒸着し、ホトレジスト等を選択的に被覆
しリン酸等により選択エツチを行い電極５′，
５″を形成する。次に400℃〜500℃の温度で30分
〜２時間程度熱処理を行いアルミとシリコンの合
金化を行つた後、最後にホトレジスト又はワツク
ス等によりメサカバーした後、弗酸、硝酸、氷酢
酸の混合液等によりメサエツチングしトランジス
タ素子を形成する。
導体装置は次の工程を経ることにより製造でき
る。即ちＮ型シリコン基板１にＰ型不純物である
ボロン又はカリウム等を拡散せしめベース領域２
a′，２a″及び２b′を形成する。次に酸化膜４′，
４″を成長させホトレジスト等を選択的に被覆し
バツフアード弗酸溶液等により酸化膜４′，４″を
選択エツチングし、エミツタ電極取り出し領域と
なる窓をあける。しかる後にＮ型不純物であるリ
ン等を拡散せしめエミツタ領域３a′，３a″及び３
ｂを形成し、再び酸化膜４′，４″で被覆する。次
にオーミツク接触のための窓あけを行いアルミ等
の導体を蒸着し、ホトレジスト等を選択的に被覆
しリン酸等により選択エツチを行い電極５′，
５″を形成する。次に400℃〜500℃の温度で30分
〜２時間程度熱処理を行いアルミとシリコンの合
金化を行つた後、最後にホトレジスト又はワツク
ス等によりメサカバーした後、弗酸、硝酸、氷酢
酸の混合液等によりメサエツチングしトランジス
タ素子を形成する。
以上の実施例はNPNメサ型トランジスタにつ
き述べてきたがPNPメサ型トランジスタ、NPN
プレーナ型トランジスタ、PNPプレーナ型トラン
ジスタについても同様の構造を適用しうることは
自明である。
き述べてきたがPNPメサ型トランジスタ、NPN
プレーナ型トランジスタ、PNPプレーナ型トラン
ジスタについても同様の構造を適用しうることは
自明である。
第１図および第２図は従来のトランジスタの平
面図および断面図、第３図および第４図は本考案
の第１の実施例を示す平面図および断面図、第５
図および第６図は本考案の第２の実施例を示す平
面図および断面図である。 １……シリコン基板、２ａ，２a′，２a″，２ｂ
……ベース領域、３ａ，３a′，３a″，３ｂ……エ
ミツタ領域、４，４′，４″……酸化膜、５，
５′，５″……電極。
面図および断面図、第３図および第４図は本考案
の第１の実施例を示す平面図および断面図、第５
図および第６図は本考案の第２の実施例を示す平
面図および断面図である。 １……シリコン基板、２ａ，２a′，２a″，２ｂ
……ベース領域、３ａ，３a′，３a″，３ｂ……エ
ミツタ領域、４，４′，４″……酸化膜、５，
５′，５″……電極。
Claims (1)
- 駆動トランジスタと出力トランジスタをダーリ
ントン接続しこれら両トランジスタを一つの半導
体基板に具備し、前記駆動トランジスタのベース
電極と外部ベースリードとを第一のボンデイング
ワイヤーで結び、前記出力トランジスタのエミツ
タ電極と外部エミツタリードとを前記第一のワイ
ヤーと同じ径の第二のボンデイングワイヤーで結
んでなるダーリントン半導体装置において、前記
駆動トランジスタのエミツタ領域を前記駆動トラ
ンジスタの前記ベース電極のボンデイングされる
部分下まで入り込ませ、さらに前記ベース電極を
前記第一のボンデイングワイヤーをボンデイング
するに必要とする広さまで前記駆動トランジスタ
のエミツタ領域を覆う絶縁膜上に延在形成したこ
とを特徴とするダーリントン半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979003239U JPS6233347Y2 (ja) | 1979-01-11 | 1979-01-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979003239U JPS6233347Y2 (ja) | 1979-01-11 | 1979-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55103973U JPS55103973U (ja) | 1980-07-19 |
| JPS6233347Y2 true JPS6233347Y2 (ja) | 1987-08-26 |
Family
ID=28807049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979003239U Expired JPS6233347Y2 (ja) | 1979-01-11 | 1979-01-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233347Y2 (ja) |
-
1979
- 1979-01-11 JP JP1979003239U patent/JPS6233347Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55103973U (ja) | 1980-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249663A (ja) | 半導体装置の製造方法 | |
| JPS6113381B2 (ja) | ||
| JPS61147572A (ja) | 半導体装置の製造方法 | |
| GB947674A (en) | Semiconductor amplifier | |
| JPS6233347Y2 (ja) | ||
| JPS6112392B2 (ja) | ||
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPH0113425Y2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JPS6018148B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS61164260A (ja) | バイポ―ラトランジスタ | |
| JPS606104B2 (ja) | Ｍｉｓ半導体装置 | |
| JP2969669B2 (ja) | 半導体装置の製造方法 | |
| JPH0420263B2 (ja) | ||
| JPH079938B2 (ja) | 半導体集積回路 | |
| JPS6129152B2 (ja) | ||
| JPH0682754B2 (ja) | 半導体装置 | |
| JPS6336567A (ja) | 半導体装置及びその製造方法 | |
| JPS586161A (ja) | 半導体装置 | |
| JPH0650740B2 (ja) | 半導体装置 | |
| JPS6327863B2 (ja) | ||
| JPS58141564A (ja) | バイポ−ラ・トランジスタ | |
| JPS58123762A (ja) | 半導体装置 | |
| JPS5979521A (ja) | 半導体装置の製造方法 | |
| JPS62131559A (ja) | 半導体装置の製造方法 |