JPS6233463A - 電荷結合素子及びその駆動方法 - Google Patents
電荷結合素子及びその駆動方法Info
- Publication number
- JPS6233463A JPS6233463A JP17343685A JP17343685A JPS6233463A JP S6233463 A JPS6233463 A JP S6233463A JP 17343685 A JP17343685 A JP 17343685A JP 17343685 A JP17343685 A JP 17343685A JP S6233463 A JPS6233463 A JP S6233463A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- diffusion layer
- floating diffusion
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 238000009792 diffusion process Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000276 sedentary effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（座業上の利用分野）
本発明は電荷結合素子及びその駆動方法に関し、特に、
出力部の高密度化を可能とする電荷結合素子及びその駆
動方法に関する。
出力部の高密度化を可能とする電荷結合素子及びその駆
動方法に関する。
（従来技術）
電荷結合素子（以下ＣＣＤと記す）は、従来からの高度
の集積回路技術を基盤とし、その発展とともに急速な開
発が進められ、近年固体熾像、メモリ等の者独の応用が
なされるようになった。特にＣＣＤを用いた固体撮像素
子は、低消費電力。
の集積回路技術を基盤とし、その発展とともに急速な開
発が進められ、近年固体熾像、メモリ等の者独の応用が
なされるようになった。特にＣＣＤを用いた固体撮像素
子は、低消費電力。
小型、軽量など多くの特徴を有し近年その開発が盛んで
ある。現在、固体撮像素子は、多画素、高密度化される
が一般的傾向である。これにともない、ダイナミックレ
ンジの低下、Ｓ／Ｎの劣化等が問題となっている。
ある。現在、固体撮像素子は、多画素、高密度化される
が一般的傾向である。これにともない、ダイナミックレ
ンジの低下、Ｓ／Ｎの劣化等が問題となっている。
第２図は従来の電荷結合素子の出力部の模式的断面図を
示す。なお、以下の説明では便宜上Ｎ型半導体基板を用
いたＮチャネルの素子について説明する。第２図におい
て、ｌはＮ型の半導体基板２．３はこの半導体基板上に
形成される反対畳電型すなわちＰ型の第１および第２の
半導体領域で、ここでは第１および第２のＰウェルと呼
ぶ。４はこれらＰウェル内に形成されるＮ型の半導体層
（Ｎウェル）で、埋込みチャネルＣＯＤを構成する。
示す。なお、以下の説明では便宜上Ｎ型半導体基板を用
いたＮチャネルの素子について説明する。第２図におい
て、ｌはＮ型の半導体基板２．３はこの半導体基板上に
形成される反対畳電型すなわちＰ型の第１および第２の
半導体領域で、ここでは第１および第２のＰウェルと呼
ぶ。４はこれらＰウェル内に形成されるＮ型の半導体層
（Ｎウェル）で、埋込みチャネルＣＯＤを構成する。
５および６は高濃度のＮ型不純物を拡散した領域で、と
くに５は浮遊拡散層としてＣＯＤの…力構造の一部全構
成し、転送電荷の検出を行なうのに用いられる。７はＰ
型の高濃度拡散層でチャネルストッパーを形成している
。８は絶縁膜、９はリセット電極、１０は出力ゲート電
極、１１．１２は転送ゲート電極である。本素子の動作
においては通常前記第１．第２のＰウェル２，３とｆｔ
ｉ＋記へ型半導体基板１との間には逆バイアス気圧ｖ８
υ１が印加されている。本素子における第２のＰウェル
はＮウェル４旦下に形成され、ＣＣＤの転送電荷量の増
大あるいは固体撮像におけるスミアの抑制に有効に作用
する。また本素子のＣＣＤは便宜上４相駆動パルスφ１
〜φ４によって駆動されるものと仮定し、図では出力付
近のφ３．φ４に対応する転送ゲート電極１１．１２の
みが示されている。
くに５は浮遊拡散層としてＣＯＤの…力構造の一部全構
成し、転送電荷の検出を行なうのに用いられる。７はＰ
型の高濃度拡散層でチャネルストッパーを形成している
。８は絶縁膜、９はリセット電極、１０は出力ゲート電
極、１１．１２は転送ゲート電極である。本素子の動作
においては通常前記第１．第２のＰウェル２，３とｆｔ
ｉ＋記へ型半導体基板１との間には逆バイアス気圧ｖ８
υ１が印加されている。本素子における第２のＰウェル
はＮウェル４旦下に形成され、ＣＣＤの転送電荷量の増
大あるいは固体撮像におけるスミアの抑制に有効に作用
する。また本素子のＣＣＤは便宜上４相駆動パルスφ１
〜φ４によって駆動されるものと仮定し、図では出力付
近のφ３．φ４に対応する転送ゲート電極１１．１２の
みが示されている。
出力ゲート１極１０には通常電圧ＶＯ（Ｉが印加されて
いる。１だリセット電極９には周期的なリセットパルス
φａが印加され、リセットｔ＆直下のチャネルを導通さ
せ、浮遊拡散層５の電位を周期的に基準電位■ｎｎにセ
ットする。以下に本素子の動作について説明する。ＣＣ
Ｄのチャネルを転送されてきた信号電荷は出力ゲート電
極１０直下を経由して浮遊拡散層５へと流入する。この
とき浮遊拡散層５の電位は、信号電荷量に比例、浮遊拡
散層の容量に反比例して変化する。この電位変化が、浮
遊拡散層と結合された出力アンプ（図示せず）を介して
外部にとシ出される。この後、リセット電極９にリセッ
トパルスφ島が印加され浮遊拡散層５の電位は基準電位
ｖａｎにセクトされ、再び、信号電荷検出可能な状態と
なる。
いる。１だリセット電極９には周期的なリセットパルス
φａが印加され、リセットｔ＆直下のチャネルを導通さ
せ、浮遊拡散層５の電位を周期的に基準電位■ｎｎにセ
ットする。以下に本素子の動作について説明する。ＣＣ
Ｄのチャネルを転送されてきた信号電荷は出力ゲート電
極１０直下を経由して浮遊拡散層５へと流入する。この
とき浮遊拡散層５の電位は、信号電荷量に比例、浮遊拡
散層の容量に反比例して変化する。この電位変化が、浮
遊拡散層と結合された出力アンプ（図示せず）を介して
外部にとシ出される。この後、リセット電極９にリセッ
トパルスφ島が印加され浮遊拡散層５の電位は基準電位
ｖａｎにセクトされ、再び、信号電荷検出可能な状態と
なる。
（従来技術の問題点）
以上述べた一連の動作から、本素子の信号電荷の検出感
度は、浮遊拡散層容量が小さいほど大きいことがわかる
。浮遊拡散層５の容量は、第１゜第２０Ｐウエルに対す
る容量、リセット［極９に対する容量、出力ゲート電極
１０に対する容量。
度は、浮遊拡散層容量が小さいほど大きいことがわかる
。浮遊拡散層５の容量は、第１゜第２０Ｐウエルに対す
る容量、リセット［極９に対する容量、出力ゲート電極
１０に対する容量。
出力アンプ（図示せず）の入力容量等の合成容量となる
。
。
通常、第２のＰウェル３は比較的高濃度である。
このため従来素子では浮遊拡散層からＰウェルに向って
空乏層があまり延びず、対Ｐウェルの容量が比較的太き
くなシ、結果的に浮遊拡散層の容量が大となシ、信号検
出感度の劣化あるいは８／Ｎ比の低下等の問題が生じて
いた。
空乏層があまり延びず、対Ｐウェルの容量が比較的太き
くなシ、結果的に浮遊拡散層の容量が大となシ、信号検
出感度の劣化あるいは８／Ｎ比の低下等の問題が生じて
いた。
（発明の目的）
本発明の目的は、このような従来の問題点を解消するこ
とにより、信号検出感度が高（、８／Ｎ比のより電荷結
合素子とその駆動方法を提供することにある。
とにより、信号検出感度が高（、８／Ｎ比のより電荷結
合素子とその駆動方法を提供することにある。
（発明の構成）
本発明の第１の発明の電荷結合子は、一導電形の半導体
基板と、該半導体基板上に形成された該半導体基板と反
対導電形の第１および第２の半導体領域と、該半導体領
域に形成された一導電形の埋込みチャネルの半導体層と
、該半導体層に浮遊拡散層として形成された一導電形の
半導体拡散層を備えた出力構造を有する電荷結合素子に
おいて、前記第２の半導体領域は前記半導体拡散層直下
の少なくとも一部領域は欠除して形成され、かつその不
純物濃度が素子主要部と比べより低濃度となされてなる
ことから構成される。
基板と、該半導体基板上に形成された該半導体基板と反
対導電形の第１および第２の半導体領域と、該半導体領
域に形成された一導電形の埋込みチャネルの半導体層と
、該半導体層に浮遊拡散層として形成された一導電形の
半導体拡散層を備えた出力構造を有する電荷結合素子に
おいて、前記第２の半導体領域は前記半導体拡散層直下
の少なくとも一部領域は欠除して形成され、かつその不
純物濃度が素子主要部と比べより低濃度となされてなる
ことから構成される。
また、本発明の第２の発明の電荷結合素子の駆動力法は
、一導電形の半導体基板と、該半導体基板上に形成され
た該半導体基板と反対２４電形の第１および第２の半導
体領域と、該半導体領域に形成された一導電形の埋込み
チャネルの半導体層と、該半導体層に浮遊拡散層として
形成された一導電形の半導体拡散層を備えた出力構造を
有する電荷結合素子であって、前記第２の半導体領域は
前記半導体拡散層直下の少なくとも一部領域は欠除して
形成され、かつその不純物濃度が素子主要部と比べより
低濃度となされている電荷結合素子の駆動方法において
、前記半導体基板と前記第１の半導体領域との間に逆バ
イアス電圧を印加することによシ構成される。
、一導電形の半導体基板と、該半導体基板上に形成され
た該半導体基板と反対２４電形の第１および第２の半導
体領域と、該半導体領域に形成された一導電形の埋込み
チャネルの半導体層と、該半導体層に浮遊拡散層として
形成された一導電形の半導体拡散層を備えた出力構造を
有する電荷結合素子であって、前記第２の半導体領域は
前記半導体拡散層直下の少なくとも一部領域は欠除して
形成され、かつその不純物濃度が素子主要部と比べより
低濃度となされている電荷結合素子の駆動方法において
、前記半導体基板と前記第１の半導体領域との間に逆バ
イアス電圧を印加することによシ構成される。
（構成の詳細な説明）
本発明の第１の発明の電荷結合素子は、従来浮遊拡散層
直下にあった二つのＰウェルの一方を除去することによ
シ浮遊拡散層直下のＰウェルの不純物濃度を低下畑せ空
乏層がよシ広がりやすくさせていることに特徴がある。
直下にあった二つのＰウェルの一方を除去することによ
シ浮遊拡散層直下のＰウェルの不純物濃度を低下畑せ空
乏層がよシ広がりやすくさせていることに特徴がある。
そして１本発明の第２の発明の電荷結合素子の駆動方法
により以下の動作を行わしめることによシ本発明の目的
を達成するものである。すなわち、ＰウェルとＮ型基板
との間に印加する逆バイアス電圧を充分に大きくし、浮
遊拡散層直下のＰウヱノし賛が完全に空乏化されるよう
にし、浮遊拡散５層直下の空乏層をＮ型基板まで達せし
めるようＫする。
により以下の動作を行わしめることによシ本発明の目的
を達成するものである。すなわち、ＰウェルとＮ型基板
との間に印加する逆バイアス電圧を充分に大きくし、浮
遊拡散層直下のＰウヱノし賛が完全に空乏化されるよう
にし、浮遊拡散５層直下の空乏層をＮ型基板まで達せし
めるようＫする。
かくして、本発明によれば、浮遊拡散層直下の空乏層を
大きくすることができ、もって浮遊拡散層の容量の低下
が可能となシ、信号検出感度の向上、Ｓ／Ｎ比の向上等
がはかれる。
大きくすることができ、もって浮遊拡散層の容量の低下
が可能となシ、信号検出感度の向上、Ｓ／Ｎ比の向上等
がはかれる。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の第１の発明による一実施例の模式的
断面図を示し、素子出力部の要部について示している。
断面図を示し、素子出力部の要部について示している。
第１図において、第２図と同一番号は同一対象物を示す
。第１図において、１３゜１４は第２のＰウェルであり
、浮遊拡散層５直下は欠除して構成されている。工５は
浮遊拡散層５直下の第１のＰウェル領域を示す。本素子
の構成において領域１５は、素子主要部のＰウェル領域
よシも全体としてその不純物濃度がより低濃度となって
いる。また、Ｐウェル１５とＮ型基板１との間には逆バ
イアス電圧Ｖａｙｓが印加されている。
。第１図において、１３゜１４は第２のＰウェルであり
、浮遊拡散層５直下は欠除して構成されている。工５は
浮遊拡散層５直下の第１のＰウェル領域を示す。本素子
の構成において領域１５は、素子主要部のＰウェル領域
よシも全体としてその不純物濃度がより低濃度となって
いる。また、Ｐウェル１５とＮ型基板１との間には逆バ
イアス電圧Ｖａｙｓが印加されている。
この逆バイアス電圧は、浮遊拡散層５直下の領域１５が
完全に空乏化されるように充分にバイアスされているこ
とに特徴がある。この領域１５は、本発明の素子におい
ては、前記したように素子主要部よシも低濃度となって
いるため、比較的容易に空乏化され得る。この空乏層は
、浮遊拡散層５からＰウェルへ向って延びる空乏層とＮ
型基板ｌからＰウェルへ向って延びる空乏層とが直列に
結合された構成となっている。したがって浮遊拡散層５
直下の空乏層１幅は、従来素子と比べて極めて犬きくな
る。すなわち、従来素子においては、を２層は浮遊拡散
層５と第１および第２のＰウェル２．３との間に形成さ
れその幅はせいぜい２〜５μｍ程度であった。これに対
して本発明による素半卦 ｒｒｇＰの鈑鮪１ｈ雲ｒｔｈ
げ四千層は洩ｙ１伏詠層５とＮ型基板ｌとの間に形成さ
れるためその幅は１５μｍあるいは２０μｍ以上に容易
になし得る。このため本発明による素子の浮遊拡散層直
下の空乏層容量は極めて小さくな多信号検出感度の向上
、８７Ｎ比の向上等が達成される。
完全に空乏化されるように充分にバイアスされているこ
とに特徴がある。この領域１５は、本発明の素子におい
ては、前記したように素子主要部よシも低濃度となって
いるため、比較的容易に空乏化され得る。この空乏層は
、浮遊拡散層５からＰウェルへ向って延びる空乏層とＮ
型基板ｌからＰウェルへ向って延びる空乏層とが直列に
結合された構成となっている。したがって浮遊拡散層５
直下の空乏層１幅は、従来素子と比べて極めて犬きくな
る。すなわち、従来素子においては、を２層は浮遊拡散
層５と第１および第２のＰウェル２．３との間に形成さ
れその幅はせいぜい２〜５μｍ程度であった。これに対
して本発明による素半卦 ｒｒｇＰの鈑鮪１ｈ雲ｒｔｈ
げ四千層は洩ｙ１伏詠層５とＮ型基板ｌとの間に形成さ
れるためその幅は１５μｍあるいは２０μｍ以上に容易
になし得る。このため本発明による素子の浮遊拡散層直
下の空乏層容量は極めて小さくな多信号検出感度の向上
、８７Ｎ比の向上等が達成される。
（発明の効果）
以上、詳細に述べたように、本発明によれば、上記の構
成および駆動方法によシ、信号検出感度が高（、Ｓ／Ｎ
比のよい電荷結合素子及びその駆動方法が実現できる。
成および駆動方法によシ、信号検出感度が高（、Ｓ／Ｎ
比のよい電荷結合素子及びその駆動方法が実現できる。
第１図は本発明の第１の発明の一実施例の要部を示す模
式的断面図、第２図は従来の電荷結合素子の要部の模式
的断面図である。 １・・・・・・Ｎ型半導体基板、２・・・・・・第１の
Ｐウェル、３．１３，１４・・・・・・第２のＰウェル
、４・・・・・・埋込みチャネル、５・・・・・・浮遊
拡散層、６・・・・・・高濃７ｒＮ型不純物拡散層、７
・・・・・・チャネルストッパー、８−・・・・・絶縁
膜、９・・・・・・リセットゲート宮様、１０・・・・
・・出力ゲート電極、１１．１２・・・・・・転送ゲー
ト電極。 鵠１図 ｔ・−Ｎ型子４＃基板 ？・−垢ｆｆ）Ｐつ１１し ｔ３．ｆ４ ＝−＄ ’Ｚ ａ Ｐｒ７Ｊ：ｔしφ ・
−・工ｆ込み斗ヱ洛ｌレ タ・−歩享Δ扛散層
式的断面図、第２図は従来の電荷結合素子の要部の模式
的断面図である。 １・・・・・・Ｎ型半導体基板、２・・・・・・第１の
Ｐウェル、３．１３，１４・・・・・・第２のＰウェル
、４・・・・・・埋込みチャネル、５・・・・・・浮遊
拡散層、６・・・・・・高濃７ｒＮ型不純物拡散層、７
・・・・・・チャネルストッパー、８−・・・・・絶縁
膜、９・・・・・・リセットゲート宮様、１０・・・・
・・出力ゲート電極、１１．１２・・・・・・転送ゲー
ト電極。 鵠１図 ｔ・−Ｎ型子４＃基板 ？・−垢ｆｆ）Ｐつ１１し ｔ３．ｆ４ ＝−＄ ’Ｚ ａ Ｐｒ７Ｊ：ｔしφ ・
−・工ｆ込み斗ヱ洛ｌレ タ・−歩享Δ扛散層
Claims (2)
- （１）一導電形の半導体基板と、該半導体基板上に形成
された該半導体基板と反対導電形の第１および第２の半
導体領域と、該半導体領域に形成された一導電形の埋込
みチャネルの半導体層と、該半導体層に浮遊拡散層とし
て形成された一導電形の半導体拡散層を備えた出力構造
を有する電荷結合素子において、前記第２の半導体領域
は前記半導体拡散層直下の少なくとも一部領域は欠除し
て形成され、かつその不純物濃度は素子主要部と比べよ
り低濃度となされていることを特徴とする電荷結合素子
。 - （２）一導電形の半導体基板と、該半導体基板上に形成
された該半導体基板と反対導電形の第１および第２の半
導体領域と、該半導体領域に形成された一導電形の埋込
みチャネルの半導体層と、該半導体層に浮遊拡散層とし
て形成された一導電形の半導体拡散層を備えた出力構造
を有する電荷結合素子であって、前記第２の半導体領域
は前記半導体拡散層直下の少なくとも一部領域は欠除し
て形成され、かつその不純物濃度が素子主要部と比べよ
り低濃度となされているととを特徴とする電荷結合素子
の駆動方法において、前記半導体基板と前記第１の半導
体領域との間に逆バイアス電圧を印加することを特徴と
する電荷結合素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17343685A JPH0760895B2 (ja) | 1985-08-06 | 1985-08-06 | 電荷結合素子及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17343685A JPH0760895B2 (ja) | 1985-08-06 | 1985-08-06 | 電荷結合素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6233463A true JPS6233463A (ja) | 1987-02-13 |
| JPH0760895B2 JPH0760895B2 (ja) | 1995-06-28 |
Family
ID=15960428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17343685A Expired - Fee Related JPH0760895B2 (ja) | 1985-08-06 | 1985-08-06 | 電荷結合素子及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760895B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209416A (ja) * | 2011-03-29 | 2012-10-25 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| US9899444B2 (en) | 2014-11-25 | 2018-02-20 | Seiko Epson Corporation | Solid-state image capturing device and manufacturing method for the same |
-
1985
- 1985-08-06 JP JP17343685A patent/JPH0760895B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209416A (ja) * | 2011-03-29 | 2012-10-25 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| US9899444B2 (en) | 2014-11-25 | 2018-02-20 | Seiko Epson Corporation | Solid-state image capturing device and manufacturing method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0760895B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69218755T2 (de) | Ausleseverstärker für starrende Infrarotbildebenenanlage | |
| DE69925091T2 (de) | Aktiver Pixelsensor für Farbdetektion | |
| DE2213765C3 (de) | Bildaufnahmevorrichtung mit einem Feldeffekttransistor als Sensor | |
| DE2736878C2 (de) | Photoelektrisches Element fpr eine monolithische Bildaufnahmeeinrichtung | |
| DE2741226A1 (de) | Festkoerper-farbbildaufnahmeeinrichtung | |
| DE3871663T2 (de) | Herstellungsverfahren von halbleiterbauelementen mit ccd- und peripherie-schaltkreis. | |
| JPS61120466A (ja) | 半導体光検出素子 | |
| JPS59108461A (ja) | 固体撮像装置 | |
| CA1266913A (en) | Picture pick-up device including a solid-state image sensor and an electronic shutter | |
| JPH01194353A (ja) | 光電変換装置 | |
| JPS59108344A (ja) | 固体撮像素子 | |
| JPS60229368A (ja) | 固体撮像装置 | |
| JPS6233463A (ja) | 電荷結合素子及びその駆動方法 | |
| JPS60254886A (ja) | 固体撮像装置 | |
| DE19933162B4 (de) | Bildzelle, Bildsensor und Herstellungsverfahren hierfür | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| DE69222681T2 (de) | Schichtförmig aufgebautes Festkörperbildaufnahmegerät | |
| JPS60260154A (ja) | 電荷結合素子の駆動法 | |
| JPS5850874A (ja) | 固体撮像装置およびその駆動法 | |
| JPS58125975A (ja) | 固体撮像素子 | |
| JPS58125976A (ja) | 固体撮像素子 | |
| JPH0468789B2 (ja) | ||
| JPH01103872A (ja) | 固体撮像装置 | |
| JPS62234368A (ja) | 受光素子 | |
| JP2611634B2 (ja) | 電荷転送素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |