JPS6233622B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子交換システム等のオンラインシス
テムでの系の障害時に正常系を確立する場合の自
動系再開方式に特徴を有するデータ処理装置に関
するものである。

従来オンラインシステムでは系を二重化して運
用していて、系に障害が発生した場合に正常系を
確立した後システムバツクアツプフアイルからプ
ログラムをロードして、システムをオンライン状
態に復帰させるようにしている。しかしこの場合
システムバツクアツプフアイルの信頼性が問題に
なり、バツクアツプフアイルから正常にプログラ
ムが読み取れないと、システムダウンが生じるこ
ととなり、公共的なオンラインシステムであれば
社会的にも大きな混乱を発生させる事になる。

又さらに、前述の復帰を行う場合バツクアツプ
フアイルから主記憶にプログラムをロードしてか
らオンライン処置に入るのであるが、その間バツ
クアツプフアイルの特性にもよるがかなりの時間
を要し、システムのサービス性の低下を招いてい
る。

したがつて本発明の目的は、前述のようなオン
ラインシステムにおいて、システムの高信頼性を
維持すると共に高速処理の可能なデータ処理装置
を得ようとするものである。

本発明は、上記の目的を達成するために、処理
装置が障害発生後オンラインに復帰する際に、バ
ツクアツプフアイルからプログラムをロードし、
そのプログラムで処理した機能をより信頼度の高
い中央制御装置内のマイクロプログラムで直接処
理するようにしたものである。

本発明によれば、主記憶装置と、チヤネル装置
と、外部フアイルメモリと、緊急処理用レジスタ
および制御用マイクロメモリを含みマイクロプロ
グラム制御方式をとる中央制御装置とを有する系
を２重化して構成し、更に、一方の系の故障時に
他方の系の再構成を指定する手段、二重化された
系の初期設定を行うためのタイミング発生手段お
よびエマージエンシーの起動回数を示すカウンタ
ー回路を含むエマージエンシー回路とを具備する
ようにしたデータ処理装置において、前エマージ
エンシー回路における前記カウンタ回路が、前記
起動回数の大小に応じた複数の信号を発するよう
に構成されており、前記エマージエンシー回路に
は、前記複数の信号を前記タイミング発生手段の
発するタイミング信号および前記再構成を指定す
る手段の発する系指定信号により前記複数の信号
におのおの対応する複数のマイクロプログラム選
択信号を発生する手段が設けられており、これら
複数のマイクロプログラム選択信号により中央制
御装置の制御用マイクロメモリのアドレスを別々
に設定し、この設定されたアドレスに制御を渡す
よう構成されていることを特徴とするデータ処理
装置が得られる。

次に図面を参照して、本発明について詳細に説
明する。

第１図は本発明が適用できる二重化されたデー
タ処理装置のブロツク図を示す。第１図からも明
らかなように完全な二重化構成になつている。即
ち、０系の主記憶装置１０と１系の主記憶装置１
１、０系の中央制御装置２０と１系の中央制御装
置２１、０系のチヤネル装置３０と１系のチヤネ
ル装置３１、０系の外部フアイルメモリ制御装置
４０と１系の外部フアイルメモリ制御装置４１、
０系の外部フアイルメモリ５０と１系の外部フア
イルメモリ５１に完全に二重化されている。そし
て両系の中央制御装置２０と２１の間にエマージ
エンシー回路６０が設けられている。

第２図は上記の第１図におけるエマージエンシ
ー回路の構成を詳細にあらわした図である。以下
第１図および第２図を併用して説明する。片系例
えば０系のデータ処理装置、即ち主記憶装置―中
央制御装置―チヤネル装置―外部フアイルメモリ
制御装置―外部フアイルメモリ装置の系に障害が
あると、０系の中央制御装置２０からエマージエ
ンシー回路６０に対して信号線６００ａによりエ
マージエンシー起動がかかり、エマージエンシー
回路６０は両中央制御装置に対して信号線６１０
ａ，６１１ａ，６１２ａ，６１３ａにより初期設
定し（詳細はあとに説明する）、エマージエンシ
ーステート６０７の状態によつてこの場合１系側
で系を再構成する。系を再構成すると、あとに詳
しく述べるように、エマージエンシーカウンタ６
０６の値によつて異なる緊急処理を、マイクロプ
ログラムで直接実行する。

なお上記の場合、従来は選択された１系のデー
タ処理装置は外部フアイルメモリ制御装置４１へ
アクセスし、外部フアイルメモリ５１から主記憶
装置１１の特定アドレスへ緊急処理プログラムを
約1Kステツプをロードし、主記憶装置の特定ア
ドレスから緊急処理プログラムを実行させてオン
ライン処理へ移行していつたものである。

そこで先に簡単に説明したエマージエンシーの
起動がかかつてから異なるマイクロプログラムの
選択信号が出るまでの動作を、特に第２図を中心
にして詳述する。

先ず０系、１系からのエマージエンシー起動信
号６００ａ，６００ｂがエマージエンシ回路６０
に入ると、論理和回路６０１，６０２で論理和さ
れ、保持型フリツプフロツプ６０３をセツトす
る。この保持型フリツプフロツプによりエマージ
エンシー中信号６０３ａが出され、エマージエン
シー動作のタイミング作成回路６０４に接続さ
れ、4ms周期のクロツク信号６０４ｅと共に初期
設定用のタイミング信号６０４ａ，６０４ｂ，６
０４ｃ，６０４ｄを発生する。さらにエマージエ
ンシー中信号６０３ａは微分回路６０５を経てエ
マージエンシーの起動回数を示すカウンター回路
６０６に接続され、エマージエンシー起動時に＋
１する。又微分回路６０５の出力６０５ａは、０
系のデータ処理装置で系構成するか１系のデータ
処理装置で系構成するかを指定するエマージエン
シーステート回路６０７に接続され、エマージエ
ンシー起動時にステートを更新する。０系、１系
の指示信号６０７ａによつて、エマージエンシー
回路の出力が０系、１系にふり分けて出力され
る。

又エマージエンシー回路のリセツトは、コンソ
ールからのリセツト信号６００ｅ、プログラムか
ら出されるエマージエンシーカウンターリセツト
信号６００ｄおよびマイクロプログラムから出さ
れる系再構成が正常に終了した事を示すエマージ
エンシーリセツト信号６００ｃにより、各々リセ
ツトされる。又、系再構成が正常に終了しない場
合は、エマージエンシーリセツト信号６００ｃが
送出されないので、エマージエンシー動作のタイ
ミング作成回路６０４がオーバフローして、タイ
ミング信号６０４ｄで再度エマージエンシーを起
動する。

系に障害が発生すると、エマージエンシー動作
中フリツプフロツプ６０３がセツトされ、初期設
定用信号がタイミング作成回路６０４によつて
次々に発生される。即ち、最初に両方のデータ処
理装置をシステムリセツト状態（各種コントロー
ルがリセツトされ、レジスター類もクリヤーさ
れ、マイクロプログラムも停止状態）にする信号
６０４ａを出し、系指定信号６０７ａと論理積回
路６１０，６１１を介して論理積され、０系又は
１系のデータ処理装置にシステムリセツト信号６
１０ａ，６１１ａとして送出される。次のタイミ
ングには両系のデータ処理装置を初期設定する信
号６０４ｂを出し、同様にして論理積回路６１
２，６１３で系指定信号６０７ａと論理積して、
両データ処理装置へ各々初期設定信号６１２ａ，
６１３ａを送出する。

エマージエンシーカウンター回路６０６はエマ
ージエンシー起動時にエマージエンシー動作中信
号６０３の微分信号６０５ａにより＋１される。
このカウンター回路６０６がある値例えば４より
小さい場合は出力信号６０６ａが送出され、さら
に別の値例えば８より小さい場合は別の出力信号
６０６ｂが送出され、さらに又別の値例えば16よ
り小さい場合は別の出力信号６０６ｃが出力さ
れ、論理ゲート６１６，６１７，６１８，６１
９，６２０，６２１に送られる。一方これらゲー
トにはエマージエンシー・ステート６０７から０
系、１系指定信号６０７ａが送られてきており、
この信号６０７ａが０系の系再構成を指示するも
のであれば、論理ゲート６１６の出力として６１
６ａ，６１８ａ，６２０ａなるマイクロプログラ
ム選択信号が０系に送出され、信号６０７ａが１
系の系再構成を指示するものであれば、６１７，
６１９ａ，６２１ａなるマイクロプログラム選択
信号が１系に送出される。またこの時同時にタイ
ミング信号６０４ｃがタイミング回路６０４から
送られてきて、一緒に０系又は１系に送出され
る。

次に、このマイクロプログラム選択信号を受け
て、各中央制御装置２０，２１がどのようにして
異なるマイクロプログラムを実行するかを詳しく
説明する。

第３図は本発明の一実施例である第１図の装置
における中央制御装置の構成の、特に制御記憶の
周辺部をあらわした図である。なお図中太線はデ
ータ線、細線は制御線を示している。第３図にお
いて、マイクロアドレスレジスタ（以下MARと
いう）２０２で指定される。制御記憶（以下CM
という）２０３の内容がマイクロ命令レジスタ
（以下MIRという）２０４に読み出され、中央制
御装置２０の各リソース例えばレジスタ類の制御
及びメモリアクセスの制御を行う。そして同時に
次のCM２０３のアドレスを決める。即ちマイク
ロプログラムのアドレツシングには３種類ある。
第１の方法はシーケンシヤルに＋１ずつしていく
やり方で、この場合はMAR２０２の出力２０２
ａが＋１回路２０５で＋１されてシーケンサー２
０１に入り、MIR２０４の制御線２０４ａがシー
ケンサー２０１へ選択信号として入つている。第
２の方法はジヤンプの場合で、この時はMIR２０
４にジヤンプ先のアドレスを持つているので、そ
のアドレスデータ２０４ｃが同様にシーケンサー
２０１に入り、この時選択信号２０４ｂが同時に
MIR２０４からシーケンサーへ入つている。さら
に第３の方法は或る特定レジスタの内容がCM２
０３のアドレスとなる場合がある。この時は、例
えば緊急処理用レジスタ２００の内容がシーケン
サー２０１に入るが、この時の選択信号はエマー
ジエンシー回路６０から出力されるタイミング信
号６１４ａがシーケンサー２０１に入つている
（図の右側から）。

エマージエンシーが起動されると、第２図のエ
マージエンシー回路６０から最初初期設定信号６
１０ａが出力され、中央制御装置２０側に送られ
てコントロールストツプフリツプフロツプ２０６
がセツトされる。このコントロールストツプフリ
ツプフロツプ２０６がセツトされると、＋１回路
２０５の機能がスルー機能に変り、毎回同じアド
レスがMAR２０２にセツトされ、外部からみて
いるとマイクロプログラムが停止しているかのよ
うにみえる。

次にエマージエンシーのカウントが進んでマイ
クロプログラムへ制御を渡すタイミングになる
と、エマージエンシー回路６０からのマイクロ選
択信号６１６ａ，６１８ａ，６２０ａがその時の
エマカウンターの値によつてそれぞれ１，０，０
となり、タイミング信号６１４ａと共に中央制御
装置２０へ送出され、緊急処理用レジスタ２００
の下３ビツトが１，０，０にセツトされ（上位13
ビツトは固定の値になつている）、選択信号６１
４ａにより選択され、下３ビツトが１，０，０に
なつたアドレスがMAR２０２に設定される。ま
た、その時同時にコントロールストツプフリツプ
フロツプ２０６がリセツトされ、マイクロプログ
ラムのアドレスが順次更新されていく。なおマイ
クロ選択信号６１６ａ，６１８ａ，６２０ａがそ
れぞれ０，１，０或いは０，０，１になつている
時も同様に、アドレスの下３ビツトが010或いは
001になつてMAR２０に設定される。

即ち上記の方法によつて、マイクロプログラム
のスタートアドレスが、下３ビツト100，010，
001とエマージエンシー回路６０のエマージエン
シーカウンタ６０６の値によつて別々に設定され
る。

次に上記のようなハードウエアを設ける事によ
り、従来プログラムで実行していた緊急処理がマ
イクロプログラムによつていかにフオームウエア
化されるかを説明する。

第４図は比較のために示した従来装置による緊
急処理プログラムの処理内容フローを示した図で
ある。

第５図は本発明におけるマイクロプログラムの
緊急処理の処理内容フローを示す図である。

従来においては、第４図を第１図と共に参照す
ると、緊急処理プログラムが外部フアイルメモリ
５０又は５１から主記憶装置１０又は１１の特定
番地にロードされてから特定番地に制御が移さ
れ、緊急処理が実行される。即ち最初に主記憶の
リード／ライトチエツクを行い、次にどういう理
由でこの緊急処理が起動されたかをチエツクし通
常のエマージエンシー起動の場合はカウンターを
＋１する。コマンドによるエマージエンシーのテ
ストの場合はエマージエンシーの起動を受けた旨
のメツセージを用意し、フアイル入替の場合はそ
の旨のメツセージを用意する。

次にプログラムによりカウンター６０６の値を
読んでフエーズ１〜フエーズ３までの設定を行
い、フエーズ３の場合だけ全プログラムを外部フ
アイルメモリ５０又は５１から主記憶装置１０又
は１１に初期プログラムロード（IPL）でロード
する。フエーズ１、フエーズ２の場合は主記憶装
置の内容を信用している訳である。そして最後に
論理アドレスから物理アドレスへの変換テーブル
を初期設定して、次の再開処理プログラムへ制御
を渡している。したがつて処理時間が大となつて
システムのサービス性が充分とはいえず、又オン
ラインシステムの信頼性が必ずしも充分とはいえ
なかつた。

本発明によるデータ処理装置においては、第５
図を第１図、第２図、第３図と共に参照すると、
緊急処理機能はマイクロプログラムにより実行さ
れる。即ち、マイクロプログラムの入口は緊急処
理プログラム１、緊急プログラム２および緊急処
理プログラム３の３つに別けられ、そのマイクロ
アドレスも下３ビツトが100，010，001になつて
いて、エマージエンシー回路６０はエマージエン
シーのカウンター値によつてその値が設定され、
上記緊急処理プログラム１、緊急処理プログラム
２および緊急処理プログラム３が設定された値に
よつて処理を開始する。処理内容は第４図の従来
の緊急処理プログラムにおける場合と同一であ
る。なお以上の実施例においては、マイクロプロ
グラムを３つに分けているがこれは２つでもよ
く、或いは４つ以上でもよいことはいうまでもな
い。

以上説明したように、本発明によればエマージ
エンシー起動回数によつて別々のマイクロプログ
ラムを直接起動処理できるので、オンラインシス
テムの高信頼性が得られると共に、バツクアツプ
フアイルからのロード時間が省略できる上更にマ
イクロプログラムによる高速処理で処理時間が短
縮されてシステムのオンラインの復帰時間が速く
なりシステムのサービス性を向上させることがで
きる。

【図面の簡単な説明】

第１図は本発明の適用できる二重化されたデー
タ処理装置の構成の一例を示すブロツク図、第２
図は本発明の一実施例におけるエマージエンシー
回路の一例を示した図、第３図は同じく中央制御
の構成の一例の特に制御記憶の周辺部を示した
図、第４図は従来装置における緊急処理プログラ
ムの処理内容フローを示した図、第５図は本発明
におけるマイクロプログラムの緊急処理の処理内
容を示した図である。 記号の説明：１０は０系の主記憶装置、１１は
１系の主記憶装置、２０は０系の中央制御装置、
２１は１系の中央制御装置、３０は０系のチヤネ
ル装置、３１は１系のチヤネル装置、４０は０系
の外部フアイルメモリ制御装置、４１は１系の外
部フアイルメモリ制御装置、５０は０系の外部フ
アイルメモリ、５１は１系の外部フアイルメモ
リ、６０はエマージエンシー回路、２００は緊急
処理用レジスタ、２０１はシーケンサー、２０２
はマイクロアドレスレジスタ、２０３は制御用マ
イクロメモリ、２０４はマイクロ命令レジスス
タ、２０５は＋１回路、２０６はコトロールスト
ツプフリツプフロツプ、６０３は保持型フリツプ
フロツプ、６０４はタイミング作成回路、６０５
は微分回路、６０６はエマージエンシーカウンタ
ー回路、６０４ｃはタイミング出力信号、６０６
ａ〜６０６ｃはカウンタ回路６０６のカウント数
によつて決まる３つの出力信号、６０７ａは系指
定信号、６１６ａ〜６２１ａはマイクロプログラ
ム選択信号をそれぞれあらわしている。

Claims (1)

【特許請求の範囲】
1. １ 主記憶装置と、チヤネル装置と、外部フアイ
   ルメモリと、緊急処理用レジスタおよび制御用マ
   イクロメモリを含みマイクロプログラム制御方式
   をとる中央制御装置とを有する系を２重化して構
   成し、更に、一方の系の故障時に他方の系の再構
   成を指定する手段、二重化された系の初期設定を
   行うためのタイミング発生手段およびエマージエ
   ンシーの起動回数を示すカウンタ回路を含むエマ
   ージエンシー回路とを具備するようにしたデータ
   処理装置において、前記エマージエンシー回路に
   おける前記カウンタ回路が、前記起動回数の大小
   に応じた複数の信号を発するように構成されてお
   り、前記エマージエンシー回路には、前記複数の
   信号を前記タイミング発生手段の発するタイミン
   グ信号および前記再構成を指定する手段の発する
   系指定信号により前記複数の信号におのおの対応
   する複数のマイクロプログラム選択信号を発生す
   る手段が設けられており、これら複数のマイクロ
   プログラム選択信号により中央制御装置の制御用
   マイクロメモリのアドレスを別々に設定し、この
   設定されたアドレスに制御を渡すよう構成されて
   いることを特徴とするデータ処理装置。