JPS6233735B2

JPS6233735B2 -

Info

Publication number: JPS6233735B2
Application number: JP56167551A
Authority: JP
Inventors: Hideo Kusakabe
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-10-20
Filing date: 1981-10-20
Publication date: 1987-07-22
Also published as: JPS5868931A

Description

【発明の詳細な説明】本発明は、位置合わせ用マークを電子ビームで
走査してマークの中心位置を検出するマーク位置
検出装置の改良に関する。

近時、半導体ウエハやマスク基板等の試料に微
細パターンを形成するものとして各種の電子ビー
ム露光装置が用いられているが、この装置では精
度良い露光を可能とするため試料の高精度な位置
合わせが必要となる。このため、試料、カセツト
或いは試料台等に位置合わせ用マークを設け、こ
のマークを電子ビームで走査して得られる反射電
子、２次電子或いは吸収電子等に基づいてマーク
位置を検出し、これにより試料の位置合わせを行
うようにしている。

ところで、上記マーク位置の検出に用いられる
マーク位置検出装置として、最近次の(1)(2)に示す
手法を利用したものが考案されている。

(1) マークからの反射電子を検出して得られるマ
ーク信号のピークと基準値とから、マーク部が
２値信号の「１」を得るようになレベルでマー
ク信号を２値化し、２値信号の「１」と電子ビ
ームの走査位置とから１次モーメントを算出し
てマークの中心位置を求める手法。

(2) マーク信号をＡ／Ｄ変換して記憶回路に記憶
すると共に、複数回の電子ビーム走査を行いマ
ーク信号のＡ／Ｄ変換値を平均加算し、ノイズ
成分を除去する。かくして得られたマーク波形
のＰ・Ｐ値（Peak to peak）からスライスレ
ベルを決め、そのスライスレベル以上のマーク
波形のＡ／Ｄ変換値と電子ビームの走査位置と
から１次モーメントを算出してマークの中心位
置を求める手法。

しかしながら、この種の手法を用いたマーク位
置検出装置にあつては次のような問題があつた。
即ち、前記第１の手法では、マーク信号の一部し
か利用していないため、マーク中心位置の検出精
度が劣る。また、前記第２の手法では、Ａ／Ｄ変
換したマーク波形を平均加算するために多大な時
間を要し、且つそのための記憶回路が必要となり
コスト高を招く等の問題があつた。

本発明は上記事情を考慮してなされたもので、
その目的とするところは、位置合わせ用マークの
中心位置検出を高精度に、且つ短時間で行い得る
マーク位置検出装置を提供することにある。

まず、本発明の概要を説明する。本発明は、位
置合わせ用マークを電子ビームで走査して得られ
る反射電子、２次電子或いは吸収電子を電子検出
器で検出し、この検出信号の微分波形を所定の振
幅閾値X₀でスライスし、微分波形がX₀以上とな
る期間が所定の期間G₀以上となるときをマーク
端と判定し、このときの上記検出信号の振幅値Ｘ
_Aを記憶し、該振幅値Ｘ_Aより大きな検出信号の振
幅値と電子ビームの走査位置とから１次モーメン
トを算出し、この算出結果をマークの中心位置と
して検出するようにしたものである。

従つて本発明によれば、マーク信号全体の情報
を無駄なく利用でき、マーク中心位置の検出を精
度良く行うことができる。また、平均加算する必
要がなく、そのためのメモリが不要となり、さら
に平均加算のための時間も不要となる。しかも、
電子ビーム走査と同時に計算するようにしている
ので、マーク中心位置検出のための時間を短縮化
し得る等の効果を奏する。

以下、本発明の詳細を図示の実施例によつて説
明する。

第１図は本発明の一実施例の概略構成を示すブ
ロツク図である。図中１は位置合わせ用マークで
あり、このマーク１を電子ビーム２で走査したと
きに得られるマーク１からの反射電子は、反射電
子検出器３にて検出される。ここで、反射電子検
出器３の検出信号（マーク信号）４は、第２図に
示す如く電子ビーム２がマーク１を横切るときそ
の振幅が大きいものとなる。マーク信号４はアナ
ログ・デジタル・コンバータ（以下Ａ／Ｄと略記
する）５に供給され、デジタル信号に変換され
る。そして、この変換信号Ｘは第１の遅延回路
（以下DLと略記する）６を介すると共に、直接減
算器７に供給される。減算器７では、上記Ａ／Ｄ
５の変換信号ＸとDL６を介した遅延信号X′との
差Ｘ−X′が算出され、この差信号Ｘ−X′（微分
波形）は後述するモーメント計算領域決定回路８
に供給される。ここで、DL６の遅延時間は、電
子ビーム２がマーク端を走査するときに良好な微
分波形が得られるように決定され、例えば変換信
号Ｘの立上がり幅の10〜90％に決定される。ま
た、前記変換信号Ｘは第２のDL９を介して遅延
され、この遅延信号X″が上記モーメント計算領
域決定回路８、乗算器１０及び第１の累積加算器
１１に供給されるものとなつている。ここで、
DL９の遅延時間は、後述する所定の期間G₀と同
じに設定されるものである。

一方、電子ビームの位置を示すカウンタ１２の
出力信号Ａは、第３のDL１３を介して遅延さ
れ、この遅延信号A′が乗算器１０に供給され
る。ここで、DL１３の遅延時間は、DL９の遅延
時間と同じに設定されている。乗算器１０では、
第２及び第３のDL９，１３を介した各遅延信号
X″，A′が乗算され、この乗算信号X″・A′は第２
の累積加算器１４に供給される。第２の累積加算
器１４では、前記モーメント計算領域決定回路８
からの制御信号Ｍ_Pにより上記乗算信号X″・A′が
累積加算される。そして、この累積加算信号Σ
X″・A′は一時記憶回路１５に供給される。ま
た、第１の累積加算器１１では、上記第２の累積
加算器１４と同様に制御信号Ｍ_Pにより前記遅延
信号X″が累積加算され、この累積加算信号Σ
X″は一時記憶回路１５に供給される。一時記憶
回路１５では、モーメント計算領域決定回路８か
らの制御信号Ｍ_Sにより上記各累積加算信号Σ
X″・A′，ΣX″が一時的に記憶され、この記憶情
報はCPU１６に転送される。そして、このCPU
１６によりΣX″・A′／ΣX″が演算され、１次モ
ーメント、つまりマーク１の中心位置が検出され
るものとなつている。

ところで、前記モーメント計算領域決定回路８
は第３図に示す如く構成されている。即ち、コン
パレータ（以下CMPと略記する）２１，〜，２
７、カウンタ２８，〜，３０，フリツプ・フロツ
プ（以下Ｆ・Ｆと略記する）３１、ラツチ回路３
２、ANDゲート３３，〜，３８及びORゲート３
９等から構成されている。そして、前記減算器７
の出力（差信号Ｘ−X′）はCMP２１に供給され
る。CMP２１では、上記差信号Ｘ−X′と設定値
（振幅閾値）X₀とが比較される。ここで、設定値
X₀は電気系ノイズによる減算器７の出力より大
きな値に選ばれており、Ｘ−X′≧X₀をとること
により電気系ノイズの影響を受けないことにな
る。なお、CMP２１は、Ｘ−X′≧X₀のときは
ANDゲート３３に出力「１」を送出し、またＸ
−X′＜X₀のときにはANDゲート３４に出力
「１」を送出するものである。

Ｆ・Ｆ３１の反転出力が初めセツトされてい
て、CMP２１の出力Ｘ−X′≧X₀の期間がカウン
タ２８でカウントされる。このカウンタ２８の内
容はCMP２２に供給され、所定の期間を設定し
た設定値G₀と比較される。そして、カウンタ２
８の内容が設定値G₀以上のときCMP２２の出力
によりＦ・Ｆ３１がセツトされ、その非反転出力
Ｑが「１」となる。さらに、CMP２２の出力に
よりカウンタ２９がクリアされると共に、ラツチ
回路３２に前記第２のDL９を介した遅延信号
X″の振幅値が一時的に記憶される。（この時の記
憶内容をＸ_Aとする。）設定値G₀はマーク１の設
置面のざらつきによるノイズとマーク端（立上り
又は立下り）とを区別するための閾値である。即
ち、前記減算器７の出力信号Ｘ−X′が設定値X₀
より大きく、その期間が設定値G₀に相当するク
ロツク数以上連続したときがマーク端として検出
される。また、減算器７の出力信号Ｘ−X′が設
定値X₀より大きく、その期間が設定値G₀より短
い場合は、マーク１の設置面のざらつきによるノ
イズとして無視される。

カウンタ２９及びCMP２３は、マーク１の設
置面のざらつきによるノイズをカウンタ２８でカ
ウントした分をクリアするためのものである。ク
リアパルスを発生する条件はカウンタ２９の内容
が設定値L₀より大きくなつた場合で、CMP２３
の出力によりカウンタ２８，２９がクリアされ
る。なお、L₀はクロツクの数パルスに相当する
値に設定されている。ここで、カウンタ２９及び
CMP２３がないと、ノイズによるカウント分が
カウンタ２８に残ることになり、マーク端検出の
際の誤動作発生要因となる。さらに、ノイズによ
るカウント分が重畳されて、実際にはマーク端で
ないにも拘らず、カウンタ２８のカウント数が前
記設定値G₀に相当するクロツク数以上になる虞
れが生じる。

一方、前記Ｆ・Ｆ３１の非反転出力Ｑが「１」
になると、マーク１の幅を検出するために、カウ
ンタ３０でその期間がカウントされる。また、前
記遅延信号X″とラツチ回路３２の記憶内容Ｘ_Aと
がCMP２４にて比較される。ここで、CMP２４
は、X″≧Ｘ_AのときはANDゲート３６に出力
「１」を送出し、X″＜Ｘ_AのときはANDゲート３
７，３８に出力「１」を送出するものである。
CMP２４の出力X″≧Ｘ_A（X″≧Ｘ_Aのとき「１」
となる出力）、Ｆ・Ｆ３１の非反転出力Ｑ及びク
ロツク信号はANDゲート３６を介して出力さ
れ、これによりモーメントを計算する期間が決め
られる。そして、ANDゲート３６の出力が制御
信号Ｍ_Pとして前記第１及び第２の累積加算器１
１，１４にそれぞれ送出されるものとなつてい
る。

また、CMP２５の出力Ｍ＞M₀（カウンタ３０
の内容Ｍと設定値M₀との比較によりＭ＞M₀のと
き「１」となる出力）及びCMP２６の出力Ｍ＜
Mmini（カウンタ３０の内容Ｍと設定値Mminiと
の比較によりＭ＜Mminiのとき「１」となる出
力）はANDゲート３７に送出される。CMP２６
の出力Ｍ≧Mmini（Ｍ≧Mminiのとき「１」とな
る出力）及びCMP２７の出力Ｍ≦Mmax（カウン
タ３０の内容Ｍと設定値Mmaxとの比較によりＭ
≦Mmaxのとき「１」となる出力）は、ANDゲー
ト３８に送出される。さらに、CMP２７の出力
Ｍ＞Mmax（Ｍ＞Mmaxのとき「１」となる出
力）は、エラー信号として直接出力される。従つ
て、X″＜Ｘ_A，Ｍ＞M₀，Ｍ＜Mminiが共に満足さ
れたとき、ANDゲート３７からエラー信号が出
力される。さらに、X″＜Ｘ_A，Ｍ≧Mmini，Ｍ≦
Mmaxが共に満足されたとき、ANDゲート３８か
ら制御信号Ｍ_Sが前記一時記憶回路１５に送出さ
れる。また、Ｍ＞Mmaxとなつた場合、マーク１
の幅が大き過ぎるので、CMP２７の出力Ｍ＞
Mmaxがそのままエラー信号として出力される。
そして、上記各エラー信号及び制御信号Ｍ_SはOR
ゲート３９を介してカウンタ２８，〜，３０及び
Ｆ・Ｆ３１に送出され、これによりモーメント計
算領域決定回路８は初期状態に戻るものとなつて
いる。

ここで、設定値Mminiはマーク幅として許容さ
れる最小幅に相当するる期間（クロツク数）で、
設定値Mmaxはマーク幅として許容される最大幅
に相当する期間（クロツク数）である。従つて、
制御信号Ｍ_Sは、X″≧Ｘ_Aとなる期間が許容マー
ク幅に相当する範囲内で、X″＜Ｘ_Aとなつた時
点、つまり遅延信号X″の立下がりのときに出力
される。また、設定値M₀は、遅延信号X″の立上
りのときに数パルスだけX″＜Ｘ_Aとなるのを許容
するためのものであり、数パルスに相当する期間
（クロツク数）である。つまり、制御信号Ｍ_Pが出
力され前記累積加算器１１，１４によりX″及び
X″・A′の累積加算を開始した際に、該開始時に
おいてはX″が一時的にＸ_A以下となる場合があ
る。この場合、実際にはエラーでないにも拘ら
ず、エラーと判定される。従つて、累積加算の開
始時においてX″が一時的にＸ_A以下となるクロツ
ク数を設定値M₀と比較し、Ｍ≦M₀のときはこれ
を許容するものである。

このように構成された本装置の作用について、
第４図ａ〜ｇを参照して説明する。

まず、第４図ａに示す如きマーク１を電子ビー
ム２で走査したときに得られるマーク信号はＡ／
Ｄ５によりアナログ・デジタル変換され、この変
換信号Ｘは同図ｂに示す如くなる。なお、第４図
では判り易くするためにデジタル信号もアナログ
的に示している。また、この変換信号Ｘを第１の
DL６により遅延させることにより、第４図ｃに
示す如き遅延信号X′が得られる。従つて、減算
器７の出力信号Ｘ−X′は第４図ｄに示す如くな
る。この信号Ｘ−X′がモーメント計算領域決定
回路８に供給されると、該回路８内のCMP２１
により上記信号Ｘ−X′と設定値X₀とが比較され
る。そして、Ｘ−X′≧X₀となるとき、第４図ｅ
に示す如くCMP２１からANDゲート３３に与え
られる出力が「１」となる。CMP２１からAND
ゲート３３に与えられる出力が「１」となる期
間、つまりＸ−X′≧X₀となる期間が設定値G₀よ
り短いマーク端ではないと判定され、モーメント
計算領域決定回路８は初期状態に戻り次の信号に
備える。CMP２１からANDゲート３３に与えら
れる出力が「１」となる期間が設定値G₀を越え
ると、第４図ｆに示す如くモーメント計算回路８
内のＦ・Ｆ３１の非反転出力Ｑが「１」となり、
これによりマーク端と判定される。

一方、モーメント計算領域決定回路８には、前
記変換信号Ｘを第２のDL９を介して得られる第
４図ｇに示す如き遅延信号X″が供給されてい
る。そして、Ｆ・Ｆ３１の非反転出力Ｑの立上り
時点での遅延信号X″の振幅値Ｘ_Aがラツチ回路３
２に一時記憶される。そして、モーメント計算領
域決定回路８のCMP２４，〜，２７、ANDゲー
ト３７，３８及びORゲート３９の作用により、
上記遅延信号X″がX″≧Ｘ_Aとなる期間Ｆ・Ｆ３１
の非反転出力Ｑが「１」となり、この期間に前記
制御信号Ｍ_Pが累積加算器１１，１４に送出され
る。このため、累積加算器１１，１４ではX″＞
Ｘ_Aとなる期間においてΣX″・A′及びΣX″が計
算される。また、遅延信号X″の立下りでX″＜Ｘ_A
となつたとき、モーメント計算領域決定回路８か
ら前記制御信号Ｍ_Sが出力され、このときの累積
加算値ΣX″・A′，ΣX″が一時記憶回路１５に記
憶される。そして、上記累積加算値ΣX″・A′，
ΣX″がCPU１６にてΣX″・A′／ΣX″なる演算処
理され１次モーメント、つまりマーク１の中心位
置が求められることになる。

なお、前記遅延信号X″がX″≧Ｘ_Aとなる期間が
前記設定値Mminiより短い場合、或いは前記設定
値Mmaxより長い場合はエラーと判定され、モー
メント計算領域決定回路８は初期状態に戻り、次
のマーク検出に備えることになる。

かくして本装置によれば、マーク１の中心位置
検出を、マーク信号全体の情報を無駄なく利用し
て行うことができる。このため、位置検出の高精
度化をはかり得る。また、電子ビームの走査と同
時に各種演算を行うようにしているので、位置検
出に要する時間を短縮することができる。しか
も、平均加算を行う必要がないため、そのメモリ
が不要となりコスト高を招くこともない。

なお、本発明は上述した実施例に限定されるも
のではない。例えば、前記反射電子検出器の代り
には、マークを電子ビームで走査したときに得ら
れる吸収電子或いは２次電子を検出するものを用
いてもよい。さらに、電子ビームの代りに光ビー
ムを用いることも可能である。但し、この場合、
電子検出器の代りに光検出器を用いる必要があ
る。また、前記モーメント計算領域決定回路の構
成は、仕様に応じて適宜変更することができる。
さらに、前記遅延回路の各遅延定数及び各設定値
X₀，G₀等は、仕様に応じて適宜定めればよいの
は勿論のことである。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成を示すブ
ロツク図、第２図は上記実施例に係わる電子ビー
ム走査とマーク波形との関係を示す図、第３図は
上記実施例のモーメント計算領域決定回路の具体
的回路構成図、第４図は上記実施例の作用を説明
するための図である。１…マーク、２…電子ビーム、３…反射電子検
出器、４…マーク信号、５…アナログ・デジタ
ル・コンバータ（Ａ／Ｄ）、６，９，１３…遅延
回路（DL）、７…減算器、８…モーメント計算領
域決定回路、１０…乗算器、１１，１４…累積加
算器、１２…カウンタ、１５…一時記憶回路、１
６…CPU。

Claims

【特許請求の範囲】１位置検出に供されるマークを電子ビームで走
査し該走査による反射電子、２次電子或いは吸収
電子を検出してマーク信号を得る手段と、上記マ
ーク信号から微分波形を作り該微分波形を所定の
振幅閾値X₀でスライスして上記微分波形からノ
イズ成分を除去する手段と、上記微分波形が上記
閾値X₀より大きくなる期間が所定の期間G₀以上
となるとき該微分波形をマーク端と判定する手段
と、上記マーク端の判定によりマーク端における
振幅値より大きな前記マーク信号の振幅値と前記
電子ビームの走査位置とから１次モーメントを算
出して前記マークの中心位置を求める手段とを具
備してなることを特徴とするマーク位置検出装
置。２前記微分波形を作る手段は、前記マーク信号
Ｘと該マーク信号Ｘを所定時間遅延した信号
X′との差Ｘ―X′を求めることである特許請求の
範囲第１項記載のマーク位置検出装置。