JPS623521A - アナログ信号選択装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野。

本発明は複数のアナログ信号から１のアナログ信号を選
択して出力するアナログ信号選択装置に関する。

背景技術 従来のアナログ信号選択装置として、複数の入力信号を
複数のトランジスタのベースにそれぞれ印加するととも
に、これら複数のトランジスタのエミッタを、複数のス
イッチングトランジスタにそれぞれ接続し、スイッチン
グトランジスタを選択信号によってオン、オフすること
により複数のトランジスタのうち１つを選択してオンと
し、選択されたトランジスタのベースに印加された入力
信号に応じたコレクタ電流が共通の負荷抵抗を流れるこ
とによる電圧降下を出力信号として出方するように構成
されたものがあった。

ところがこのような装置においては、入力信号が高周波
の場合には、選択されていないトランジスタはオフとな
っているにもかかわらず、このトランジスタのベースに
印加された入力信号がトランジスタのベース、コレクタ
間の寄生容量を通過してコレクタ側の共通負荷抵抗に流
れる。そのため、この電流による電圧降下が選択された
トランジスタのコレクタ電流による電圧降下に重なって
出力となるから、クロストークが発生する欠点があった
。

目　　　的 本発明はこのような従来技術の欠点を解消し、高周波の
入力信号の場合にもクロストークの発生を防止できるア
ナログ信号選択装置を提供することを目的とする。

及」３口１那 本発明によれば、複数のアナログ入力信号から１のアナ
ログ信号を選択して出力するアナログ信号選択装置は、
複数のアナログ信号をそれぞれ対数変換して対数圧縮信
号とする対数変換手段と、対数圧縮信号をそれぞれ逆対
数変換してアナログ入力信号と線形の出力信号とする逆
対数変換手段と、複数の逆対数変換手段から１の逆対数
変換手段を選択して動作させる選択手段とを有し、複数
のアナログ入力信号をそれぞれ対数変換して対数圧縮信
号とし、選択された対数圧縮信号を逆対数変換して出力
するものである。

実施例の説明 次に添付図面を参照して本発明によるアナログ信号選択
装置の実施例を詳細に説明する。

第１図を参照すると本発明によるアナログ信号選択装置
の特定の実施例は、入力端子１１．１２がトランジスタ
Ｑｌｌ、　Ｑ１２のベースにそれぞれ接続され、入力端
子２１．２２がトランジスタＱ２１、Ｑ２２のベースに
それぞれ接続されている。

トランジスタＱｌｌのコレクタはトランジスタＱ１３の
エミッタに、トランジスタＱ１２のコレクタはトランジ
スタＱ１４のエミッタに、それぞれ接続され、トランジ
スタＱ１３、Ｑ１４のベースは一定のバイアス電源ｖ１
に、トランジスタＱ１３、Ｑ１４のコレクタは一定の直
流電源ｖ３にそれぞれ接続されている。トランジスタＱ
ｌｌのエミッタは抵抗Ｒ１１を介して、トランジスタＱ
１２のエミッタは抵抗Ｒ１２を介して定電流源工ｌに接
続されている。

トランジスタＱ２１のコレクタはトランジスタＱ２３の
エミッタに、トランジスタＱ２２のコレクタはトランジ
スタＱ２４のエミッタに、それぞれ接続され、トランジ
スタＱ２３、Ｑ２４のベースは一定のバイアス電源ｖ２
に、トランジスタＱ２３、Ｑ２４のコレクタは一定の直
流電源ｖ３にそれぞれ接続されている。トランジスタＱ
２１のエミッタは抵抗Ｒ２１を介して、トランジスタＱ
２２のエミッタは抵抗Ｒ２２を介して定電流源Ｉ２に接
続されている。

トランジスタＱ１３のエミッタはトランジスタＱ１５の
ベースに、トランジスタＱ１４のエミッタはトランジス
タＱｌＢのベースにそれぞれ接続されている。

トランジスタＱ１５のコレクタは出力端子１０１に接続
されるとともに抵抗Ｒ１０１を介し直流電源■３に接続
され、トランジスタＱ１Ｂのコレクタは出力端子１０２
に接続されるとともに抵抗Ｒ１０２を介し直流電源■３
に接続されている。

トランジスタＱ１５のエミッタおよびトランジスタＱ１
ＢのエミッタはトランジスタＱ１のコレクタに接続され
ている。

トランジスタＱ２３のエミッタはトランジスタＱ２５の
ベースに、トランジスタＱ２４のエミッタはトランジス
タ９２Ｂのベースにそれぞれ接続されている。

トランジスタＱ２５のコレクタは出力端子１ｏ１に接続
されるとともに抵抗Ｒ１０１を介し直流電源■３に接続
され、トランジスタＱ２Ｇのコレクタは出力端子１０２
に接続されるとともに抵抗Ｒ１０２を介し直流電源Ｖ３
に接続されている。

トランジスタＱ２５のエミッタおよびトランジスタＱ２
ＥｌのエミッタはトランジスタＱ２のコレクタに接続さ
れている。

トランジスタＱ１のベースおよびトランジスタＱ２のベ
ースには選択信号端子１．２がそれぞれＩａ続され、選
択信号端子１．２はいずれか一方に高レベルの信号、他
方に低レベルの信号が入力されるようになっている。

トランジスタＱ１のエミッタおよびトランジスタＱ２の
エミッタは定電流源Ｉ３に接続されている。

次に本実施例の動作を説明する。

入力端子１１．１２からトランジスタＱ゛１１、Ｑ１２
のベースに差動入力電圧’ＶｄＡが入力される。差動入
力電圧ＶｄＡは、入力端子１１．１２に接続されたアナ
ログ信号源１３から入力される。

トランジスタＱｌｌのコレクタ会エミッタ間およびトラ
ンジスタＱ１２のコレクタ・エミッタ間には差動入力電
圧ＶｄＡに比例した信号電流がそれぞれ流れるが、これ
らの電流の和は定電流源工１に流入し一定となっている
。したがって差動入力電圧ＶｄＡ＝Ｏのとき、トランジ
スタＱｌｌのコレクタ・エミッタ間に流れる電流および
トランジスタＱ１２のコレクタ・エミッタ間に流れる電
流が等しく、定電流源１１に流れる電流の２分の１ずつ
となり、差動入力電圧ＶｄＡがＯでなければトランジス
タＱｌｌのコレクタ・エミッタ間に流れる電流およびト
ランジスタＱ１２のコレクタ・エミッタ間に流れる電流
は差動入力電圧ＶｄＡの大きさに応じて定電流源１１に
流れる電流を按分したものとなる。

トランジスタＱ１３のベースには一定のバイアス電源ｖ
１が印加されており、トランジスタＱ１３のエミッタ電
流はトランジスタＱｌｌのコレクタ電流に等しく、トラ
ンジスタＱ１３のベース・エミッタ間にはトランジスタ
Ｑ１３のエミッタ電流に応じて電圧降下が生じる。この
降下電圧はトランジスタＱ１３のエミッタ電流を対数圧
縮したものであり、結局差動入力電圧ＶｄＡを対数圧縮
したものとなる。この電圧降下がトランジスタＱ１５の
ベースに印加される。

同様に、トランジスタＱ１４のベースには一定のバイア
ス電源ｖ１が印加されており、トランジスタＱ１４のエ
ミッタ電流はトランジスタＱ１２のコレクタ電流に等し
く、トランジスタＱ１４のベース・エミッタ間にはトラ
ンジスタＱ１４のエミッタ電流に応じて電圧降下が生じ
る。この降下電圧はトランジスタＱ１４のエミッタ電流
を対数圧縮したものであり、結局差動入力電圧ＶｄＡを
対数圧縮したものとなる。この降下電圧がトランジスタ
Ｑ１Ｂのベースに印加される。

したがってトランジスタＱ１５、ＱｌＢのベースには差
動入力電圧ＶｄＡを対数圧縮した信号がそれぞれ入力さ
れる。

同様の動作により、トランジスタＱ２５、Ｑ２Ｂのベー
スには差動入力電圧ＶｄＢを対数圧縮した信号がそれぞ
れ入力される。

今、選択信号端子１に高レベルの信号、選択信号端子２
に低レベルの信号が入力されている時には、トランジス
タＱ１のベースには高レベルの信号、トランジスタＱ２
のベースには低レベルの信号が入力されるから、トラン
ジスタＱ１はオン、トランジスタＱ２はオフとなる。

したがってトランジスタＱ１５、Ｑｌｌｌｉはベースか
ら入力される差動入力電圧ＶｄＡに応じた対数圧縮信号
によりコレクターエミッタ間に電流が流れるが、トラン
ジスタＱ２５、Ｑ２Ｂは差動入力電圧ＶｄＢに応じた対
数圧縮信号がベースから入力されてもコレクタ・エミッ
タ間に電流が流れない。

この結果、トランジスタＱ１５およびＱｌＢのベースに
入力された信号は逆対数変換され、トランジスタＱ１５
およびＱＩＥｉのコレクタ電流となって抵抗Ｒ１０１お
よびＲ１０２にそれぞれ流れるが、トランジスタＱ２５
およびＱ２Ｇのベースに入力された信号は逆対数変換さ
れず、トランジスタＱ２５およびＱ２Ｂのコレクタ電流
は流れない、したがって抵抗Ｒ１０１およびＲ１０２を
流れる電流は、トランジスタＱ１５およびＱｌＧのベー
スに入力された信号が逆対数変換されたものであり、ト
ランジスタＱ１５およびＱｌＢのベースに入力された信
号は、差動入力電圧ＶｄＡに応じた信号を対数圧縮した
ものであるから、抵抗Ｒ１０１およびＲ１０２を流れる
電流は差動入力電圧ＶｄＡと線形関係のものとなり、こ
の電流の抵抗Ｒ１０１およびＲ１０２による電圧降下が
差動出力電圧となって出力端子１０１　、１０２に出力
される。

次に選択信号端子ｌに低レベルの信号、選択信号端子２
に高レベルの信号が入力されている時には、トランジス
タＱｌはオフ、トランジスタＱ２はオンとなる。

したがってトランジスタＱ２５、Ｑ２Ｂはベースから入
力される対数圧縮信号によりコレクタＯエミッタ間に電
流が流れるが、トランジスタＱ１５、ＱｌＧは対数圧縮
信号がベースから入力されてもコレクタ・エミッタ間に
電流が流れない。

この結果、抵抗Ｒ１０１およびＲ１０２にはトランジス
タＱ２５およびＱ２Ｂのベースに入力された信号が逆対
数変換されたトランジスタＱ２５およびＱ２Ｂのコレク
タ電流が流れ、トランジスタＱ１５およびＱｌＢのベー
スに入力された信号は逆対数変換されず、トランジスタ
Ｑ１５およびＱｌ、８のコレクタ電流は流れない。

したがって抵抗Ｒ１０１およびＲ１０２を流れる電流は
、トランジスタＱ２５およびＱ２Ｂのベースに入力され
た信号が逆対数変換されたものであり、トランジスタＱ
２５およびＱ２Ｂのベースに入力された信号は、差動入
力電圧ＶｄＢに応じた信号を対数圧縮したものであるか
ら、抵抗Ｒ１０１およびＲ１０２を流れる電流は差動入
力電圧ＶｄＢ、！：線形関係のものとなり、この電流の
抵抗ＲｌｏｔおよびＲ１０２による電圧降下が差動出力
電圧・どなって出力端子１０１および１０２に出力され
る。

本実施例の効果を、従来例と比較して説明する。第２図
に従来の装置を示す、第２図の従来例においては、入力
端子１１．１２から入力される差動入力電圧ＶｄＡおよ
び入力端子２１．２２から入力される差動入力端子Ｖｄ
Ｂを対数変換することなくそのままトランジスタＱ１５
、ＱｌＢおよびトランジスタＱ２５、Ｑ２６のベースに
入力している。

例えば選択信号端子ｌに高レベルの信号、選択信号端子
２に低レベルの信号が入力されて、トランジスタＱｌが
オン、トランジスタＱ２がオフとなっているときは、ト
ランジスタＱ２５、Ｑ２Ｂのコレクタ・エミッタ間には
電流が流れていない、ところがトランジスタＱ２５のベ
ース◆コレクタ間には寄生容量ｃ２５、トランジスタＱ
２Ｂのベースφコレクタ間には寄生容量Ｃ２Ｇがそれぞ
れ存在するから、トランジスタＱ２５、Ｑ２Ｂのベース
に印加されている入力信号Ｂｌ　、Ｂ２が高周波信号の
場合には、この信号電流は寄生容量Ｃ２５、Ｃ２Ｂをそ
れぞれ通過して抵抗ＲＩＯＩ　、　Ｒ１０２に流れるた
め、クロストークが発生する欠点がある。

第１図に示す本発明の実施例においては、同様の場合に
、トランジスタＱ２５、Ｑ２ｆｉのベースに印加されて
いるのは差動入力電圧ＶｄＢに応じた対数圧縮信号であ
る。この対数圧縮信号が高周波信号の場合には、この信
号電流はトランジスタＱ２５、Ｑ２Ｇのベース・コレク
タ間に存在する寄生容量Ｃ２５、Ｃ２Ｂを通過して抵抗
ＲＩＯＩ　、　Ｒ１０２に流れる。しかしこれらの寄生
容量Ｃ２５，Ｃ２Ｂを通過して抵抗ＲＩＯＩ　、Ｒ１０
２に流れる信号電流は前述のように、差動入力電圧Ｖｄ
Ｂに応じた信号を対数圧縮した信号であるから、抵抗Ｒ
１ｏｔ　、　Ｒ１０２の両端にはこれに起因する電圧振
幅が殆ど現われないためクロストークは少ない。

すなわち、トランジスタＱ１５、Ｑ　１Ｇ（７）ベース
に入力された信号によって抵抗ＲＩＯＩ　、　Ｒ１０２
を流れる電流は、トランジスタＱ１５、ＱｌＢのベース
に入力された信号が逆対数変換されたものであるから、
寄生容量Ｃ２５、Ｃ２Ｂを通過して抵抗Ｒ１０１、Ｒ１
０２に流れる電流に比較して電圧振幅が十分に大きい。

したがって出力端子１０１　、１０２に現われる出力電
圧は、この逆対数変換された電流の抵抗ＲＩＯＩ　、　
Ｒ１０２による電圧降下が支配的であり、寄生容量Ｃ２
５、Ｃ２Ｂを通過して抵抗Ｒ１０１、Ｒ１０２に流れる
電流に起因するものは殆ど現れない。しかもこの出力電
圧は差動入力電圧ＶｄＡに応じた信号に対して線形な関
係が維持されている。

なお、選択信号端子１に低レベルの信号、選択信号端子
２に高レベルの信号が入力されて、トランジスタＱ１が
オフ、トランジスタＱ２がオンとなっているときも、第
２図の従来例ではトランジスタＱ１５、Ｑｌ６のベース
に印加される信号が寄生容量Ｃ１５、Ｃ１Ｂを通過して
抵抗ＲＩＯＩ　、　Ｒ１０２に流れ、クロストークが発
生するが、第１図の実施例ではトランジスタＱ１５、Ｑ
ｌＢのベースに印加される信号は対数変換された信号で
あるから、寄生容量Ｃ１５、Ｃ１Ｂを通過して抵抗Ｒ１
０１、Ｒ１０２に論、れる呈が少ないので、クロスト−
りを少なくすることができる。

このように本実施例によれば、選択信号によりオフとさ
れているトランジスタに印加されている信号がトランジ
スタの寄生容量を通過しても、通過する信号は入力信号
を対数変換した信号であるため、出力には殆ど現れない
、したがってアナログ信号の選択においてクロストーク
を減少させることができる。

効　　果 このように本発明では、アナログ信号の選択において、
複数の入力信号を対数変換した後、選択する信号のみを
逆対数変換して出力するようにしている。したがって、
選択されない信号が寄生容ｈ」を通過することによるク
ロストークを減少させることができる。

【図面の簡単な説明】

第１図は本発明によるアナログ信号選択装置の特定の実
施例を示す回路図、 第２＠は従来のアナログ信号選択装置の一例を示す回路
図である。 主要部分の符号の説明 １．２　、、、、、、、、、選択信号端子１１、１２．
２１．２２．、、、、入力端子１０１　、１０２　、　
、　、　、　、　、　、出力端子Ｑ１．Ｑ２．．．．．
．．）ランジスタＱ１３、Ｑ１４．　Ｑ１５、ＱｌＢ、
トランジスタＱ２３、Ｑ２４、Ｑ２５、Ｑ２Ｂ、）ラン
ジスタＲＩＯＩ、　Ｒ１０２、、、、、抵抗 Ｖｌ、Ｖ２．．．．．．．バイアス電源１１、Ｉ２．Ｉ
３　、、、、定電流源 特許出願人　富士写真フィルム株式会社代　理　人　香
取　孝雄

Claims (1)

1. 【特許請求の範囲】 １、複数のアナログ入力信号から１のアナログ信号を選
   択して出力するアナログ信号選択装置において、該装置
   は、 前記複数のアナログ信号をそれぞれ対数変換して対数圧
   縮信号とする対数変換手段と、 該対数圧縮信号をそれぞれ逆対数変換して前記アナログ
   入力信号と線形の出力信号とする逆対数変換手段と、 該複数の逆対数変換手段から１の逆対数変換手段を選択
   して動作させる選択手段とを有し、複数のアナログ入力
   信号をそれぞれ対数変換して対数圧縮信号とし、選択さ
   れた対数圧縮信号を逆対数変換して出力することを特徴
   とするアナログ信号選択装置。