JPS6235642A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS6235642A JPS6235642A JP60175552A JP17555285A JPS6235642A JP S6235642 A JPS6235642 A JP S6235642A JP 60175552 A JP60175552 A JP 60175552A JP 17555285 A JP17555285 A JP 17555285A JP S6235642 A JPS6235642 A JP S6235642A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- etching
- mesa
- semiconductor
- semiconductor board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体板の片面あるいは両面よりメサ溝を形
成したのち、ダイシング等によりメサ溝部で分割して素
子片を形成する半導体素子の製造方法に関する。
成したのち、ダイシング等によりメサ溝部で分割して素
子片を形成する半導体素子の製造方法に関する。
半導体板にメサ溝を形成する方法としては、弗酸、硝酸
、酢酸などの混酸をエツチング液として用い、その中に
表面を樹脂膜等によって保護し、メサ溝形成部のみを露
出させた半導体板を浸漬し、揺動することによってエツ
チングする方法が多用されている。ところが、この場合
エツチング条件、すなわち半導体板の枚数、メサ溝のパ
ターン、エツチング液の配合あるいは温度、エツチング
液量。 揺動方法等が明らかに異なる時はもちろん、それらの微
小な差異あるいはばらつきによってもエツチング速度が
変化し、同一時間エツチングを行っても形成されるメサ
溝深さが異なってしまうことが多い、メサ溝深さが異な
ると各素子片のメサ溝形状あるいは面積に差が生じ、所
望の特性が得られなくなる。従って、メサ溝が深くなり
過ぎることを防止するため、エツチングを途中で中断し
、エツチングで生じた溝深さを測定してから再エツチン
グするというサイクルを何度か繰り返して目標のメサ溝
深さを得るという方法を取らざるを得なかった。このた
め、常に均一なメサ溝深さを得るためには、メサ溝形成
に要する時間が非常に多くなるという欠点があった。
、酢酸などの混酸をエツチング液として用い、その中に
表面を樹脂膜等によって保護し、メサ溝形成部のみを露
出させた半導体板を浸漬し、揺動することによってエツ
チングする方法が多用されている。ところが、この場合
エツチング条件、すなわち半導体板の枚数、メサ溝のパ
ターン、エツチング液の配合あるいは温度、エツチング
液量。 揺動方法等が明らかに異なる時はもちろん、それらの微
小な差異あるいはばらつきによってもエツチング速度が
変化し、同一時間エツチングを行っても形成されるメサ
溝深さが異なってしまうことが多い、メサ溝深さが異な
ると各素子片のメサ溝形状あるいは面積に差が生じ、所
望の特性が得られなくなる。従って、メサ溝が深くなり
過ぎることを防止するため、エツチングを途中で中断し
、エツチングで生じた溝深さを測定してから再エツチン
グするというサイクルを何度か繰り返して目標のメサ溝
深さを得るという方法を取らざるを得なかった。このた
め、常に均一なメサ溝深さを得るためには、メサ溝形成
に要する時間が非常に多くなるという欠点があった。
本発明は、上述の欠点を除いてエツチング深さの測定、
再エツチングの繰り返しをすることなく、短時間のエツ
チング操作により常に均一なメサ溝深さを形成し、所望
の面積およびメサ形状を有する素子片を得ることができ
る半導体素子の製造方法を提供することを目的とする。
再エツチングの繰り返しをすることなく、短時間のエツ
チング操作により常に均一なメサ溝深さを形成し、所望
の面積およびメサ形状を有する素子片を得ることができ
る半導体素子の製造方法を提供することを目的とする。
本発明によれば、半導体板の縁部に、半導体板の裏面か
ら所定の深さを有し、半導体板の周辺から周辺まで達す
る線状溝を機械加工により形成し、表面からエツチング
によるメサ溝形成を行なう際に、同時に前記線状溝に対
向する線状表面部分からもエツチングして、エツチング
により線状部分が貫通し、半導体板の縁部が分離した時
点でエツチングを停止することによって上記の目的が達
成される。
ら所定の深さを有し、半導体板の周辺から周辺まで達す
る線状溝を機械加工により形成し、表面からエツチング
によるメサ溝形成を行なう際に、同時に前記線状溝に対
向する線状表面部分からもエツチングして、エツチング
により線状部分が貫通し、半導体板の縁部が分離した時
点でエツチングを停止することによって上記の目的が達
成される。
第１図１８１．Ｑ）ｌおよび第２図は本発明の一実施例
を示す、第１図（ａｌに示すように半導体板１の下面を
レジスト２で覆い、ダイシングによりｌさｔの溝３を形
成する。次に上面に従来のメサ溝形成と同様な線状露出
パターン４を有するレジスト２を塗布する。この場合、
ダイシング溝３に対向する上面側にも直線露出パターン
５を形成する。この直線パターン５およびその下側の１
ｌ１３は第２図に示すように半導体板の縁部に設けられ
る。このようにレジストで被覆した半導体板１を混酸内
に浸漬すると、第１図中）に示すようにエツチングにょ
リメサ溝６が形成されるが、同時に直線パターン５から
形成された１ｉｊ７とダイシング溝３からのエツチング
の進行により形成された溝８とがつながり、直線パター
ン５より外側の半導体板部分１１が分離する。この分離
を作業者が認めてエツチングを停止する。このあとダイ
シングまたは折り曲げによってメサ溝６の部分で半導体
板１を分離して素子片を得る。直線パターン５およびダ
イシング溝３は半導体板の余白部に設けられているから
、素子片の取れ数には影響を与えない、エツチング時に
は、上述のようにダイシング溝３からもエツチングが進
行するので、半導体板の縁部１１の分離するまでに形成
されるメサ溝６の深さとダイシング１ｌ１３の深さｔの
関係を予め調べ、第３図のような線図を得ておけば、ダ
イシング溝深さｔの設定により常に所望の深さのメサ溝
６を形成することができる。 第４図（ａｌ、（ｂｌは別の実施例を示し、この場合は
両メサ形状の素子が製造される。第４図ｆａｌに示すよ
うにダイシング溝３を予め形成しておき、レジスト２の
ｎ出パターン５１がダイシング溝３の露出部分にも設け
られている。第４図世）に示すように、上面からのエツ
チング溝７とダイシング溝３から進行したエツチング溝
８の接続により半導体板の縁部１１が分離し、それによ
りエツチングの終期を決定して均一な深さのメサ溝６を
両面から形成することができる。
を示す、第１図（ａｌに示すように半導体板１の下面を
レジスト２で覆い、ダイシングによりｌさｔの溝３を形
成する。次に上面に従来のメサ溝形成と同様な線状露出
パターン４を有するレジスト２を塗布する。この場合、
ダイシング溝３に対向する上面側にも直線露出パターン
５を形成する。この直線パターン５およびその下側の１
ｌ１３は第２図に示すように半導体板の縁部に設けられ
る。このようにレジストで被覆した半導体板１を混酸内
に浸漬すると、第１図中）に示すようにエツチングにょ
リメサ溝６が形成されるが、同時に直線パターン５から
形成された１ｉｊ７とダイシング溝３からのエツチング
の進行により形成された溝８とがつながり、直線パター
ン５より外側の半導体板部分１１が分離する。この分離
を作業者が認めてエツチングを停止する。このあとダイ
シングまたは折り曲げによってメサ溝６の部分で半導体
板１を分離して素子片を得る。直線パターン５およびダ
イシング溝３は半導体板の余白部に設けられているから
、素子片の取れ数には影響を与えない、エツチング時に
は、上述のようにダイシング溝３からもエツチングが進
行するので、半導体板の縁部１１の分離するまでに形成
されるメサ溝６の深さとダイシング１ｌ１３の深さｔの
関係を予め調べ、第３図のような線図を得ておけば、ダ
イシング溝深さｔの設定により常に所望の深さのメサ溝
６を形成することができる。 第４図（ａｌ、（ｂｌは別の実施例を示し、この場合は
両メサ形状の素子が製造される。第４図ｆａｌに示すよ
うにダイシング溝３を予め形成しておき、レジスト２の
ｎ出パターン５１がダイシング溝３の露出部分にも設け
られている。第４図世）に示すように、上面からのエツ
チング溝７とダイシング溝３から進行したエツチング溝
８の接続により半導体板の縁部１１が分離し、それによ
りエツチングの終期を決定して均一な深さのメサ溝６を
両面から形成することができる。
本発明によれば、半導体板へのエツチングにょるメサ溝
形成時に予め裏面より半導体板の周辺から周辺に達する
線状溝を形成しておき、表面側からのエツチング溝がそ
の線状溝から進行したエツチング溝とつながることによ
ってエツチング終期を決定することにより、エツチング
の中断、エツチング深さの測定の繰り返しの必要がなく
なり、メサ溝形成時間を大幅に短縮できる。そしてエツ
チング条件が異なっても常に所定の深さのメサ溝が形成
でき、特性均一の半導体素子の製造に対して極めて有効
である。
形成時に予め裏面より半導体板の周辺から周辺に達する
線状溝を形成しておき、表面側からのエツチング溝がそ
の線状溝から進行したエツチング溝とつながることによ
ってエツチング終期を決定することにより、エツチング
の中断、エツチング深さの測定の繰り返しの必要がなく
なり、メサ溝形成時間を大幅に短縮できる。そしてエツ
チング条件が異なっても常に所定の深さのメサ溝が形成
でき、特性均一の半導体素子の製造に対して極めて有効
である。
第１図は本発明の一実施例におけるメサ溝形成の工程を
示す断面図、第２図は第１図１８１に対応する平面図、
第３図は形成されるメサ溝深さとダイシング溝深さの関
係線図、第４図は異なる実施例におけるメサ溝形成の工
程を示す断面図である。 １：半導体板、２；レジスト、３：ダイシング溝、４．
５：露出パターン、１１：半導体板分離部。 第１図 第２図 り゛イシン７゛溝運さくｔ） 第３図
示す断面図、第２図は第１図１８１に対応する平面図、
第３図は形成されるメサ溝深さとダイシング溝深さの関
係線図、第４図は異なる実施例におけるメサ溝形成の工
程を示す断面図である。 １：半導体板、２；レジスト、３：ダイシング溝、４．
５：露出パターン、１１：半導体板分離部。 第１図 第２図 り゛イシン７゛溝運さくｔ） 第３図
Claims (1)
- １）半導体板の表面よりエッチングによりメサ溝を形成
したのちメサ溝部で半導体板を分割して素子片を得る方
法において、半導体板の縁部に、半導体板の裏面から所
定の深さを有し、半導体板の周辺から周辺まで達する線
状溝を機械加工により形成し、メサ溝形成のためのエッ
チング時に同時に前記線状溝に対向する線状表面部分か
らもエッチングして、エッチングにより線状部分が貫通
し、半導体板の縁部が分離した時点でエッチングを停止
することを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175552A JPS6235642A (ja) | 1985-08-09 | 1985-08-09 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175552A JPS6235642A (ja) | 1985-08-09 | 1985-08-09 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6235642A true JPS6235642A (ja) | 1987-02-16 |
| JPH0424860B2 JPH0424860B2 (ja) | 1992-04-28 |
Family
ID=15998074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175552A Granted JPS6235642A (ja) | 1985-08-09 | 1985-08-09 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593815A (en) * | 1989-07-31 | 1997-01-14 | Goldstar Co., Ltd. | Cleaving process in manufacturing a semiconductor laser |
-
1985
- 1985-08-09 JP JP60175552A patent/JPS6235642A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593815A (en) * | 1989-07-31 | 1997-01-14 | Goldstar Co., Ltd. | Cleaving process in manufacturing a semiconductor laser |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0424860B2 (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969749A (en) | Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide | |
| GB1096484A (en) | Improvements in or relating to semiconductor circuits | |
| JPH0424860B2 (ja) | ||
| JPH04215456A (ja) | スクライブライン付きウエハ並びに、その製造方法 | |
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPS6211491B2 (ja) | ||
| JP2542738B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPS60160124A (ja) | 半導体装置の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS61134025A (ja) | 半導体ウエハのメサエツチング方法 | |
| JPH036824A (ja) | 半導体装置の製造方法 | |
| IE33405B1 (en) | Semiconductor wafers sub-dividable into pellets and methods of fabricating same | |
| GB2207395A (en) | Producing a pattern in a material | |
| JPS5694770A (en) | Transistor | |
| JPH01186624A (ja) | 半導体装置の製造方法 | |
| JPS6226838A (ja) | 半導体素子の製造方法 | |
| JPS5811095B2 (ja) | ハンドウタイキバンニスル−ホ−ルオケイセイスルホウホウ | |
| JPS61208833A (ja) | 半導体装置の製造方法 | |
| JPS6192865A (ja) | 結晶性基板の加工方法 | |
| JPS56150829A (en) | Manufacture of aperture iris | |
| JPS606089B2 (ja) | 半導体装置の製造方法 | |
| JPS5815238A (ja) | 半導体装置の製造法 | |
| JPS58148435A (ja) | 分離拡散方法 | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| JPS6171635A (ja) | 半導体装置の製造方法 |