JPH0424860B2 - - Google Patents
Info
- Publication number
- JPH0424860B2 JPH0424860B2 JP17555285A JP17555285A JPH0424860B2 JP H0424860 B2 JPH0424860 B2 JP H0424860B2 JP 17555285 A JP17555285 A JP 17555285A JP 17555285 A JP17555285 A JP 17555285A JP H0424860 B2 JPH0424860 B2 JP H0424860B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- groove
- semiconductor board
- mesa
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Weting (AREA)
- Dicing (AREA)
Description
本発明は、半導体板の片面あるいは両面よりメ
サ溝を形成したのち、ダイシング等によりメサ溝
部で分割して素子片を形成する半導体素子の製造
方法に関する。
サ溝を形成したのち、ダイシング等によりメサ溝
部で分割して素子片を形成する半導体素子の製造
方法に関する。
半導体板にメサ溝を形成する方法としては、弗
酸、硝酸、酢酸などの混酸をエツチング液として
用い、その中に表面を樹脂膜等によつて保護し、
メサ溝形成部のみを露出させた半導体板を浸漬
し、揺動することによつてエツチングする方法が
多用されている。ところが、この場合エツチング
条件、すなわち半導体板の枚数、メサ溝のパター
ン、エツチング液の配合あるいは温度、エツチン
グ液量、揺動方法等が明らかに異なる時はもちろ
ん、それらの微小な差異あるいはばらつきによつ
てもエツチング速度が変化し、同一時間エツチン
グを行つても形成されるメサ溝深さが異なつてし
まうことが多い。メサ溝深さが異なると各素子片
のメサ溝形状あるいは面積に差が生じ、所望の特
性が得られなくなる。従つて、メサ溝が深くなり
過ぎることを防止するため、エツチングを途中で
中断し、エツチングで生じた溝深さを測定してか
ら再エツチングするというサイクルを何度か繰り
返して目標のメサ溝深さを得るという方法を取ら
ざるを得なかつた。このため、常に均一なメサ溝
深さを得るためには、メサ溝形成に要する時間が
非常に多くなるという欠点があつた。
酸、硝酸、酢酸などの混酸をエツチング液として
用い、その中に表面を樹脂膜等によつて保護し、
メサ溝形成部のみを露出させた半導体板を浸漬
し、揺動することによつてエツチングする方法が
多用されている。ところが、この場合エツチング
条件、すなわち半導体板の枚数、メサ溝のパター
ン、エツチング液の配合あるいは温度、エツチン
グ液量、揺動方法等が明らかに異なる時はもちろ
ん、それらの微小な差異あるいはばらつきによつ
てもエツチング速度が変化し、同一時間エツチン
グを行つても形成されるメサ溝深さが異なつてし
まうことが多い。メサ溝深さが異なると各素子片
のメサ溝形状あるいは面積に差が生じ、所望の特
性が得られなくなる。従つて、メサ溝が深くなり
過ぎることを防止するため、エツチングを途中で
中断し、エツチングで生じた溝深さを測定してか
ら再エツチングするというサイクルを何度か繰り
返して目標のメサ溝深さを得るという方法を取ら
ざるを得なかつた。このため、常に均一なメサ溝
深さを得るためには、メサ溝形成に要する時間が
非常に多くなるという欠点があつた。
本発明は、上述の欠点を除いてエツチング深さ
の測定、再エツチングの繰り返しをすることな
く、短時間のエツチング操作により常に均一なメ
サ溝深さを形成し、所望の面積およびメサ形状を
有する素子片を得ることができる半導体素子の製
造方法を提供することを目的とする。
の測定、再エツチングの繰り返しをすることな
く、短時間のエツチング操作により常に均一なメ
サ溝深さを形成し、所望の面積およびメサ形状を
有する素子片を得ることができる半導体素子の製
造方法を提供することを目的とする。
本発明によれば、半導体板の縁部に、半導体板
の裏面から所定の深さを有し、半導体板の周辺か
ら周辺まで達する線状溝を機械加工により形成
し、表面からエツチングによるメサ溝形成を行な
う際に、同時に前記線状溝に対向する線状表面部
分からもエツチングして、エツチングにより線状
部分が貫通し、半導体板の縁部が分離した時点で
エツチングを停止することによつて上記の目的が
達成される。
の裏面から所定の深さを有し、半導体板の周辺か
ら周辺まで達する線状溝を機械加工により形成
し、表面からエツチングによるメサ溝形成を行な
う際に、同時に前記線状溝に対向する線状表面部
分からもエツチングして、エツチングにより線状
部分が貫通し、半導体板の縁部が分離した時点で
エツチングを停止することによつて上記の目的が
達成される。
第１図ａ，ｂおよび第２図は本発明の一実施例
を示す。第１図ａに示すように半導体板１の下面
をレジスト２で覆い、ダイシングにより深さｔの
溝３を形成する。次に上面に従来のメサ溝形成と
同様な線状露出パターン４を有するレジスト２を
塗布する。この場合、ダイシング溝３に対向する
上面側にも直線露出パターン５を形成する。この
直線パターン５およびその下側の溝３は第２図に
示すように半導体板の縁部に設けられる。このよ
うにレジストで被覆した半導体板１を混酸内に浸
漬すると、第１図ｂに示すようにエツチングによ
りメサ溝６が形成されるが、同時に直線パターン
５から形成された溝７とダイシング溝３からのエ
ツチングの進行により形成された溝８とがつなが
り、直線パターン５より外側の半導体板部分１１
が分離する。この分離を作業者が認めてエツチン
グを停止する。このあとダイシングまたは折り曲
げによつてメサ溝６の部分で半導体板１を分離し
て素子片を得る。直線パターン５およびダイシン
グ溝３は半導体板の余白部に設けられているか
ら、素子片の取れ数には影響を与えない。エツチ
ング時には、上述のようにダイシング溝３からも
エツチングが進行するので、半導体板の縁部１１
の分離するまでに形成されるメサ溝６の深さとダ
イシング溝３の深さｔの関係を予め調べ、第３図
のような線図を得ておけば、ダイシング溝深さｔ
の設定により常に所望の深さのメサ溝６を形成す
ることができる。 第４図ａ，ｂは別の実施例を示し、この場合は
両メサ形状の素子が製造される。第４図ａに示す
ようにダイシング溝３を予め形成しておき、レジ
スト２の露出パターン５１がダイシング溝３の露
出部分にも設けられている。第４図ｂに示すよう
に、上面からのエツチング溝７とダイシング溝３
から進行したエツチング溝８の接続により半導体
板の縁部１１が分離し、それによりエツチングの
終期を決定して均一な深さのメサ溝６を両面から
形成することができる。
を示す。第１図ａに示すように半導体板１の下面
をレジスト２で覆い、ダイシングにより深さｔの
溝３を形成する。次に上面に従来のメサ溝形成と
同様な線状露出パターン４を有するレジスト２を
塗布する。この場合、ダイシング溝３に対向する
上面側にも直線露出パターン５を形成する。この
直線パターン５およびその下側の溝３は第２図に
示すように半導体板の縁部に設けられる。このよ
うにレジストで被覆した半導体板１を混酸内に浸
漬すると、第１図ｂに示すようにエツチングによ
りメサ溝６が形成されるが、同時に直線パターン
５から形成された溝７とダイシング溝３からのエ
ツチングの進行により形成された溝８とがつなが
り、直線パターン５より外側の半導体板部分１１
が分離する。この分離を作業者が認めてエツチン
グを停止する。このあとダイシングまたは折り曲
げによつてメサ溝６の部分で半導体板１を分離し
て素子片を得る。直線パターン５およびダイシン
グ溝３は半導体板の余白部に設けられているか
ら、素子片の取れ数には影響を与えない。エツチ
ング時には、上述のようにダイシング溝３からも
エツチングが進行するので、半導体板の縁部１１
の分離するまでに形成されるメサ溝６の深さとダ
イシング溝３の深さｔの関係を予め調べ、第３図
のような線図を得ておけば、ダイシング溝深さｔ
の設定により常に所望の深さのメサ溝６を形成す
ることができる。 第４図ａ，ｂは別の実施例を示し、この場合は
両メサ形状の素子が製造される。第４図ａに示す
ようにダイシング溝３を予め形成しておき、レジ
スト２の露出パターン５１がダイシング溝３の露
出部分にも設けられている。第４図ｂに示すよう
に、上面からのエツチング溝７とダイシング溝３
から進行したエツチング溝８の接続により半導体
板の縁部１１が分離し、それによりエツチングの
終期を決定して均一な深さのメサ溝６を両面から
形成することができる。
本発明によれば、半導体板へのエツチングによ
るメサ溝形成時に予め裏面より半導体板の周辺か
ら周辺に達する線状溝を形成しておき、表面側か
らのエツチング溝がその線状溝から進行したエツ
チング溝とつながることによつてエツチング終期
を決定することにより、エツチングの中断、エツ
チング深さの測定の繰り返しの必要がなくなり、
メサ溝形成時間を大幅に短縮できる。そしてエツ
チング条件が異なつても常に所定の深さのメサ溝
が形成でき、特性均一の半導体素子の製造に対し
て極めて有効である。
るメサ溝形成時に予め裏面より半導体板の周辺か
ら周辺に達する線状溝を形成しておき、表面側か
らのエツチング溝がその線状溝から進行したエツ
チング溝とつながることによつてエツチング終期
を決定することにより、エツチングの中断、エツ
チング深さの測定の繰り返しの必要がなくなり、
メサ溝形成時間を大幅に短縮できる。そしてエツ
チング条件が異なつても常に所定の深さのメサ溝
が形成でき、特性均一の半導体素子の製造に対し
て極めて有効である。
第１図は本発明の一実施例におけるメサ溝形成
の工程を示す断面図、第２図は第１図ａに対応す
る平面図、第３図は形成されるメサ溝深さとダイ
シング溝深さの関係線図、第４図は異なる実施例
におけるメサ溝形成の工程を示す断面図である。 １：半導体板、２：レジスト、３：ダイシング
溝、４，５：露出パターン、１１：半導体板分離
部。
の工程を示す断面図、第２図は第１図ａに対応す
る平面図、第３図は形成されるメサ溝深さとダイ
シング溝深さの関係線図、第４図は異なる実施例
におけるメサ溝形成の工程を示す断面図である。 １：半導体板、２：レジスト、３：ダイシング
溝、４，５：露出パターン、１１：半導体板分離
部。
Claims (1)
- １ 半導体板の表面よりエツチングによりメサ溝
を形成したのちメサ溝部で半導体板を分割して素
子片を得る方法において、半導体板の縁部に、半
導体板の裏面から所定の深さを有し、半導体板の
周辺から周辺まで達する線状溝を機械加工により
形成し、メサ溝形成のためのエツチング時に同時
に前記線状溝に対向する線状表面部分からもエツ
チングして、エツチングにより線状部分が貫通
し、半導体板の縁部が分離した時点でエツチング
を停止することを特徴とする半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175552A JPS6235642A (ja) | 1985-08-09 | 1985-08-09 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175552A JPS6235642A (ja) | 1985-08-09 | 1985-08-09 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6235642A JPS6235642A (ja) | 1987-02-16 |
| JPH0424860B2 true JPH0424860B2 (ja) | 1992-04-28 |
Family
ID=15998074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175552A Granted JPS6235642A (ja) | 1985-08-09 | 1985-08-09 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235642A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593815A (en) * | 1989-07-31 | 1997-01-14 | Goldstar Co., Ltd. | Cleaving process in manufacturing a semiconductor laser |
-
1985
- 1985-08-09 JP JP60175552A patent/JPS6235642A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235642A (ja) | 1987-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5005071A (en) | Semiconductor device | |
| US4470875A (en) | Fabrication of silicon devices requiring anisotropic etching | |
| US3844858A (en) | Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate | |
| US4053348A (en) | Die and method of making the same | |
| US3623218A (en) | Method for determining depth of lapping of dielectrically isolated integrated circuits | |
| GB1096484A (en) | Improvements in or relating to semiconductor circuits | |
| JPH0424860B2 (ja) | ||
| JPH04215456A (ja) | スクライブライン付きウエハ並びに、その製造方法 | |
| GB1440349A (en) | Method of manufacturing etched patterns | |
| JPS6211491B2 (ja) | ||
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPH036824A (ja) | 半導体装置の製造方法 | |
| IE33405L (en) | Dividing semiconductor wafers into pellets | |
| JPS61134025A (ja) | 半導体ウエハのメサエツチング方法 | |
| JPS60160124A (ja) | 半導体装置の製造方法 | |
| JPS6347331B2 (ja) | ||
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS6171635A (ja) | 半導体装置の製造方法 | |
| JPH0562818B2 (ja) | ||
| JPS5575221A (en) | Manufacturing semiconductor | |
| JPS6132424A (ja) | 半導体装置 | |
| JPS58141390A (ja) | シリコン板のエツチング方法 | |
| JPS6148708B2 (ja) | ||
| JPS5864032A (ja) | 半導体装置の製造方法 | |
| JPS56150829A (en) | Manufacture of aperture iris |