JPS5811095B2 - ハンドウタイキバンニスル−ホ−ルオケイセイスルホウホウ - Google Patents
ハンドウタイキバンニスル−ホ−ルオケイセイスルホウホウInfo
- Publication number
- JPS5811095B2 JPS5811095B2 JP14352175A JP14352175A JPS5811095B2 JP S5811095 B2 JPS5811095 B2 JP S5811095B2 JP 14352175 A JP14352175 A JP 14352175A JP 14352175 A JP14352175 A JP 14352175A JP S5811095 B2 JPS5811095 B2 JP S5811095B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- window
- forming
- etching
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は数１００μｍの厚さの半導体基板に数１０μｍ
の大きさの通し穴（スルーホール）を高糖精度に形成す
る方法を提件するものである。
の大きさの通し穴（スルーホール）を高糖精度に形成す
る方法を提件するものである。
半導体基板にスルーホールを形成する方法として従来、
ドリル、超音波加工、レーザ等を用いて機械的方法によ
って行われている。
ドリル、超音波加工、レーザ等を用いて機械的方法によ
って行われている。
しかし乍らかか機械的方法によってはエツジ精度の良い
数μｍの小さいスルーホールを形成することは困難であ
った。
数μｍの小さいスルーホールを形成することは困難であ
った。
本発明はかかる点から機械的方法によらずしかもエツジ
精度のよいスルーホールを得ることの出来るスルーホー
ル形成方法を提供することを目的とするものである。
精度のよいスルーホールを得ることの出来るスルーホー
ル形成方法を提供することを目的とするものである。
そして本発明による方法は、半導体基板両面に酸化膜を
形成する過程、半導体基板表面上の酸化膜に所定の大き
さのスルーホールに対応する領域をとり囲む窓を形成す
る過程、該窓を介して半導体基板に該半導体基板よりエ
ツチングによる侵蝕が少ない不純物を拡散する過程、半
導体基板の裏面の表面に形成された窓の対応位置に窓を
形成する過程、該裏面に形成された窓より結晶方向依存
性のあるエツチング液によりエツチングを施す過程及び
半導体基板両面に形成された酸化膜を除去する過程を含
んでなることを特徴とするものである。
形成する過程、半導体基板表面上の酸化膜に所定の大き
さのスルーホールに対応する領域をとり囲む窓を形成す
る過程、該窓を介して半導体基板に該半導体基板よりエ
ツチングによる侵蝕が少ない不純物を拡散する過程、半
導体基板の裏面の表面に形成された窓の対応位置に窓を
形成する過程、該裏面に形成された窓より結晶方向依存
性のあるエツチング液によりエツチングを施す過程及び
半導体基板両面に形成された酸化膜を除去する過程を含
んでなることを特徴とするものである。
以下本発明の実施例を図面に従って説明する。
第１図乃至第５図は本発明の方法を構成する過程を順次
示している。
示している。
第１図は半導体基板Ｓｉの両面に酸化膜を形成しその一
部に窓を設ける過程を示している。
部に窓を設ける過程を示している。
半導体基板Ｓｉは板面方向が略々１００面（この１００
面とは１００面、０１０面、００１面、１００面・・・
・・・を総称する。
面とは１００面、０１０面、００１面、１００面・・・
・・・を総称する。
）となるごとく切り出した例えばシリコン・ウェハであ
る。
る。
この両面を酸化して酸化物層この場合にはＳｉＯ２層を
形成する。
形成する。
次いで表面に形成された酸化物層に所定のスルーホール
の大きさに対応する領域Ａ（第１図口は上面から見た図
）をとり囲む窓Ｂをエツチングにより形成する。
の大きさに対応する領域Ａ（第１図口は上面から見た図
）をとり囲む窓Ｂをエツチングにより形成する。
次いで第２図に示すように表面に形成された窓Ｂを介し
て不純物μＰを拡散によって半導体基板Ｓｉに数μｍの
深さで注入する。
て不純物μＰを拡散によって半導体基板Ｓｉに数μｍの
深さで注入する。
この時表面の酸化物層ＳｉＯ２及び窓Ｂ上に酸化物層Ｓ
ｉＯ２が形成される。
ｉＯ２が形成される。
ここで不純物ｕＰとして後述する過程によって明らかに
なるように半導体基板に対するよりもエツチングによる
侵蝕が少いものであることが必要である。
なるように半導体基板に対するよりもエツチングによる
侵蝕が少いものであることが必要である。
例えば２×１０−１９ｃｍ−３以上の濃度のほう素Ｂ（
Ｂｏ−ｒｏｎ）が使用され半導体基板に窓Ｂより数μｍ
の深さに拡散注入されることが必要である。
Ｂｏ−ｒｏｎ）が使用され半導体基板に窓Ｂより数μｍ
の深さに拡散注入されることが必要である。
第３図は半導体基板Ｓｉの裏面に形成された酸化物層Ｂ
ｉＯ２に窓Ｂの対応位置に窓Ｗを形成することを示して
いる。
ｉＯ２に窓Ｂの対応位置に窓Ｗを形成することを示して
いる。
次いで第４図に示す過程においてエツチング液例えばＡ
、Ｐ、Ｗ（エチレンジアミン１７Ｃ，Ｃ，、パイロカテ
コール３ｇｒ、水８Ｃ，Ｃ，よりなる溶液）或いはＮａ
ＣＨ，ＫＯＨ等の塩基性溶液にて窓Ｗを介してエツチン
グを施すことにより錐体状の凹部Ｈが裏面から形成され
る。
、Ｐ、Ｗ（エチレンジアミン１７Ｃ，Ｃ，、パイロカテ
コール３ｇｒ、水８Ｃ，Ｃ，よりなる溶液）或いはＮａ
ＣＨ，ＫＯＨ等の塩基性溶液にて窓Ｗを介してエツチン
グを施すことにより錐体状の凹部Ｈが裏面から形成され
る。
ここで例えば、Ａ、Ｐ、Ｗは単結晶シリコンに対しその
１００軸（この１００軸とは１００軸、０１２軸、００
１軸、１００軸・・・・・・を総称するものとする）方
向に最も大なる侵蝕性を有し、これに次いで１１０軸（
この１１０軸とは、１１０軸、１０１軸、０１１軸、１
１０軸・・・・・・を総称するものとする。
１００軸（この１００軸とは１００軸、０１２軸、００
１軸、１００軸・・・・・・を総称するものとする）方
向に最も大なる侵蝕性を有し、これに次いで１１０軸（
この１１０軸とは、１１０軸、１０１軸、０１１軸、１
１０軸・・・・・・を総称するものとする。
）、１１１軸（この１１１軸、１１１軸、１１１軸、・
・・・・・を総称するものとする。
・・・・・を総称するものとする。
）の順に侵蝕性が小となる結晶学的性質を有することが
知られている。
知られている。
故にシリコンをその板面が１００面となるごとく切出し
、この面より窓Ｗを介してＡ、Ｐ、Ｗ等の結晶方向依存
性のあるエツチング液によりエツチングすることにより
このエツチング液によって侵され難い１１１面が露呈さ
れることにより第４図に示すごとき錐体状の凹部Ｈが形
成される。
、この面より窓Ｗを介してＡ、Ｐ、Ｗ等の結晶方向依存
性のあるエツチング液によりエツチングすることにより
このエツチング液によって侵され難い１１１面が露呈さ
れることにより第４図に示すごとき錐体状の凹部Ｈが形
成される。
尚、前述のように部分ｕＰは不純物拡散によって半導体
基板に較べ侵蝕され難くなっているので第４図の如く残
される。
基板に較べ侵蝕され難くなっているので第４図の如く残
される。
次に半導体基板Ｓｉの両面に形成されている酸化物層Ｓ
ｉＯ２をエツチング等により除去することによって第５
図に示すように半導体基板Ｓｉにスルーホールが形成さ
れることになる。
ｉＯ２をエツチング等により除去することによって第５
図に示すように半導体基板Ｓｉにスルーホールが形成さ
れることになる。
以上の過程により機械的方法を用いずエツジ精度の高い
スルーホールを形成することが出来る。
スルーホールを形成することが出来る。
即ちエツジ精度は表面の酸化物層ＳｉＯ２上へ窓Ｂを形
成する際のスルーホールの大きさに対応する領域Ａをフ
ォトエツチング等により精度よく行えばよく機械によっ
てスルーホールを形成するに較べはるかに精度よく行わ
れることはいうまでもない。
成する際のスルーホールの大きさに対応する領域Ａをフ
ォトエツチング等により精度よく行えばよく機械によっ
てスルーホールを形成するに較べはるかに精度よく行わ
れることはいうまでもない。
同以上の説明で半導体基板としてシリコンＳｉを例にと
ったがエツチング液組成を適切に選ぶことにより本発明
はシリコン半導体基板を対象とすることに限定されない
。
ったがエツチング液組成を適切に選ぶことにより本発明
はシリコン半導体基板を対象とすることに限定されない
。
更に本発明によってエツジ精度の高いスルーホールを形
成することが出来るので本発明によって得られるスルー
ホールをウェハーの一部に形成することにより半導体装
置形成においてスルーホールを通過する光量を検知して
位置合せを行うということに利用して大なる効果が得ら
れる。
成することが出来るので本発明によって得られるスルー
ホールをウェハーの一部に形成することにより半導体装
置形成においてスルーホールを通過する光量を検知して
位置合せを行うということに利用して大なる効果が得ら
れる。
第１図乃至第５図は本発明方法の一実施例過程を示す。
図においてＳｉは半導体基板、Ａは所定の大きさのスル
ーホールに対応する領域、Ｂは領域Ａをとり囲むエツチ
ング窓、Ｗは裏面に形成されるエツチング窓。
ーホールに対応する領域、Ｂは領域Ａをとり囲むエツチ
ング窓、Ｗは裏面に形成されるエツチング窓。
Claims (1)
- １ 半導体基板両面に酸化膜を形成する過程、半導体基
板表面上の酸化膜に所定の大きさのスルーホールに対応
する領域をとり囲む窓を形成する過程、該窓を介して半
導体基板に該半導体基板よりエツチングによる侵蝕が少
ない不純物を拡散する過程、半導体基板の裏面の表面に
形成された窓の対応位置に窓を形成する過程、該裏面に
形成された窓より結晶方向依存性のあるエツチング液に
よりエツチングを施す過程及び半導体基板両面に形成さ
れた酸化膜を除去する過程を含んでなることを特徴とす
る半導体基板にスルーホールを形成する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14352175A JPS5811095B2 (ja) | 1975-12-01 | 1975-12-01 | ハンドウタイキバンニスル−ホ−ルオケイセイスルホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14352175A JPS5811095B2 (ja) | 1975-12-01 | 1975-12-01 | ハンドウタイキバンニスル−ホ−ルオケイセイスルホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5267273A JPS5267273A (en) | 1977-06-03 |
| JPS5811095B2 true JPS5811095B2 (ja) | 1983-03-01 |
Family
ID=15340662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14352175A Expired JPS5811095B2 (ja) | 1975-12-01 | 1975-12-01 | ハンドウタイキバンニスル−ホ−ルオケイセイスルホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811095B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581405U (ja) * | 1992-04-06 | 1993-11-05 | 日本軽金属株式会社 | シェルター |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182449A (en) * | 1981-05-07 | 1982-11-10 | Fuji Xerox Co Ltd | Forming method of ink jet multinozzle |
-
1975
- 1975-12-01 JP JP14352175A patent/JPS5811095B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581405U (ja) * | 1992-04-06 | 1993-11-05 | 日本軽金属株式会社 | シェルター |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5267273A (en) | 1977-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5833869A (en) | Method for etching photolithographically produced quartz crystal blanks for singulation | |
| CN100355030C (zh) | 半导体芯片及其制造方法 | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| JPH11199400A (ja) | 水晶基板のエッチング方法 | |
| JPH021901A (ja) | 位置合わせマークの形成方法 | |
| JPS5829648B2 (ja) | 音叉形水晶振動子の固有周波数調整方法 | |
| JPH11160210A (ja) | 透過型電子顕微鏡用の観察試料とその作製方法 | |
| JPH04148546A (ja) | ビーム寸法測定用素子及びその製造方法 | |
| Heuberger et al. | Open silicon stencil masks for demagnifying ion projection | |
| JPH0224371B2 (ja) | ||
| JPH0239436A (ja) | 半導体装置の製造方法 | |
| JPH08176799A (ja) | 選択成膜マスク及びその製造方法 | |
| JPH0122727B2 (ja) | ||
| JPS5827655B2 (ja) | アパ−チャ絞りの製造方法 | |
| JPS5861644A (ja) | 半導体装置の製造方法 | |
| JPS606089B2 (ja) | 半導体装置の製造方法 | |
| JPS5820140B2 (ja) | 半導体装置の解析方法 | |
| JPS58207652A (ja) | 半導体装置の製造方法 | |
| JPS6054776B2 (ja) | 半導体装置の製法 | |
| JPH09126968A (ja) | 透過型電子顕微鏡用試料の作製方法 | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| JPH0754968A (ja) | マイクロギヤ及びその製造方法 | |
| JPS63175422A (ja) | Ｘ線マスク製造方法 | |
| JPH05243207A (ja) | シリコンウエハーの加工方法 | |
| JPH07161627A (ja) | アライメントマークの形成方法 |