JPS6235676A - 電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 本発明は、高速動作用の電界効果型トランジスタ（ＦＥ
Ｔ）であり、特に高電子易動度トランジスタ（ＨＥＭＴ
）等で、ソースとゲート間の寄生抵抗を減少するために
は、それらの電極のオーミックコンタクト抵抗を減少す
る必要がある。

そのため、本発明は従来のようにオーミック電極を電子
供給層上に形成せずに、半導体基板と電子走行層の間に
オーミック電極を埋設し、それを合金化の加熱工程でオ
ーミンク電極の拡散領域を生成させて、これによりオー
ミック電極と二次元電子層とのコンタクトを得て高速Ｆ
ＥＴを実現するものである。

［産業上の利用分野］ 本発明は、ＦＥＴに係わり、特に、寄生抵抗を減少した
ＦＥＴとして特に選択ドープのへテロ接合構造のＨＥＭ
Ｔの構造に関するものである。

近時、高速コンピュータや高速信号処理装置等の高性能
システムの開発が盛んに行われている。

それに従って、半導体素子の高集積化、高速化、低雑音
化が進められており、ＨＥＭＴなどは、ガリウム砒素（
ＧａＡｓ）化合物の電子移動度の大きいことを利用した
優れたデバイスである。

然しなから、ＨＥＭＴでも、より高速にするためには多
くの課題があり、そのなかにオーミックコンタクト抵抗
による寄生抵抗の値が大きいことがある。

従来、ＨＥＭＴでゲート幅が１００μ、の素子では、ソ
ースとゲート間の抵抗が１０Ω程度であるが、この抵抗
を可能な限り減少させることが必要であり、その実現が
要望されている。

［従来の技術］ 第３図は、従来のＨＥＭＴの構造を示す模式要部断面図
である。

ＧａＡｓ化合物の半絶縁性基板１上に、電子走行層とし
て高純度のＧａＡｓ層（ｉ−ＧａＡｓ）層２を厚みが約
０．５μｍで形成し、その上に電子供給層であるｎ型の
アルミニウム、ガリウム砒素（ｎ　　ＡＩＧａＡｓ）化
合物層３が厚みが約０．５μｍで積層されている。

この１−ＧａＡＳ層２とｎ　−Ａ　Ｉ　Ｑ　ａ　Ａ　３
層３がへテロ接合しているために、二次元電子ガス層（
２ＤＥＧ）４が生成される。

ソース５、及びドレイン６はｎ−ＡｌＧａＡｓ層３上の
所定位置に、ｎ−Ｇａ　Ａ　ｓ膜７を成膜して、その上
に金−ゲルマニウム（ＡｕＧｅ）（７）オーミック電極
材料８を被着し、４５０℃の温度で約１分の加熱を行な
うことにより合金化をすることができる。

またゲート９は、ｎ−ＡｌＧａＡｓ層３上の所定の位置
に、チタン（Ｔｉ）と白金（ＰＬ）と金を積層して形成
する。

このように、ソース５及びドレイン６は、ｎ−〇ａＡｓ
膜７と、ＡｕＧｅのオーミック材料８を積層したものを
合金化して形成すると下記の問題がある。

第１に、ｎ−ＧａＡｓ膜７とｎ−ＡｌＧａＡｓ層３、及
び１−ＧａＡｓ層２とｎ−ＡｌＧａＡｓ層３の境界では
、伝導帯中にポテンシャルの障壁があり、コンタクト抵
抗が増大する。

第２に、２ＤＥＧ４と完全なコンタクトをとるためには
、ＡｕＧｅのオーミック材料８の合金化をかなり深部ま
で行う必要がある。

そのためには、電極材料として最適な材料を選定すると
か、或いは従来約３６００μｍの厚みの膜厚を更に厚く
すればよいが、一般にテハイ７．ヲ薄くするという傾向
と逆向し、高温で合金化を行なうことも、デバイスには
望ましいない。

このために、従来のＨＥＭＴでは、抵抗値が成る程度高
（、はぼ１０Ω程度があるが、これらが原因となって、
ＨＥＭＴの高速化や低雑音化が阻害されるという欠点が
ある。

［発明が解決しようとする問題点］ 従来の、ＨＥＭＴの構造では、ソースとドレイン間の寄
生抵抗が大きいということが問題点である。

［問題点を解決するための手段］ 本発明は、上記問題点を解決するために提案されりもの
で、その解決の手段は、ＧａＡｓの半絶縁性基板上に、
能動層としてｉ　−Ｇ　ａ　Ａ　ｓ層とｎ−ＡｌＧａＡ
ｓ層を備えた電界効果型トランジスタで、ゲート電極を
上記の半絶縁性基板と反対側の能動層上に配設し、一方
ソース電極とドレイン電極は、上記の能動層と接合する
半絶縁性基板に設けることにより解決したものである。

［作用］ 本発明は、従来の、ＨＥＭＴの構造で、ソースとドレイ
ン間の寄生抵抗が大きくなるという原因の一つに、ソー
スとドレインのそれぞれと、電子走行層および電子供給
層との間に、低抵抗のオーミックコンタクトが十分に取
れていないということがあり、そのためにオーミック電
極を半導体基板と電子走行層間に埋め込み、加熱して電
極材料を拡散させることによって、電子供給層とのコン
タクトを低抵抗で行ったものである。

その結果寄生抵抗は低減され、高速のＨＥＭＴが実現す
ることになった。

［実施例］ 第１図は本発明によるＨＥＭＴの模式要部断面図である
。

ＧａＡｓ化合物である半絶縁性基板１１上に、能動層と
して、１−ＧａＡｓ層１２の活性層が厚みが約０．５μ
ｍ、その上に電子供給層であるｎ−ＡｌＧａＡｓ層１３
が厚みが約０．５μｍで積層されている。

この１−ＧａＡｓ層１２と、ｎ−ＡｌＧａＡｓ層１３が
へテロ接合しているために、ＺＤＥＧ層１４が生成され
る。

本発明では、ソース１５、及びドレイン１６めＡ　ｕＧ
　ｅ　／　Ａ　ｕのオーミック材料を、ＣｒａＡｓ化合
物の半絶縁性基板１１上に配置し、その上層にある１−
ＧａＡｓ１２によって埋設された構造であって、この状
態で電極を合金化するために、４５０℃の温度で加熱を
すると、拡散層１７を生じ、オーミック電極と２ＤＥＣ
との間が接続されて、低抵抗のコンタクトが取れること
になる。

ゲート１８は、所定の位置に通常の方法によって形成さ
れる。

第２図（ａｌ　〜第２図（ｄ）は、本発明のＨＥＭＴの
製造方法を説明するための模式断面図である。

第２図（ａ）は、ＧａＡｓ化合物の半絶縁性基板２１上
のソースとドレインの形成位置に、ドライエツチング、
またはウェットエツチングによって、約４０００人の深
さの凹部２２を形成する。

第２図ｆｂｌは、この凹部２２に、Ａ　ｕ　Ｇ　ｅ　／
　Ａ　ｕのオーミック材料２３を蒸着によって充填し、
表面がほぼ平面になる程度に形成する。

第２図（Ｃ１は、１−ＧａＡｓ２４を厚みが約５０００
人と、ｎ−ＡｌＧａＡｓ層２５を厚みが５００人程度に
積層するが、積層方法は例えば分子線結晶成長法により
成長させることができる。

次に、オーミック金属を合金化するために４５０℃の温
度で加熱を行ったものであるが、この際にオーミック金
属は拡散をして、拡散領域２６が生成される。

第２図（ｄ）は、ゲート電極２７をアルミニウムまたは
金、白金、チタンの積層によって形成して完成する。

本発明のＨＥＭＴは、寄生抵抗が従来の１０Ω程度から
約１／２の抵抗値まで減少させることができた。

［発明の効果］ 以上、詳細に説明したように、本発明によるＨＥＭＴは
寄生抵抗を大幅に減少することができ、この結果、高速
で低雑音化の半導体装置を供し得るという効果大なるも
のがある。

【図面の簡単な説明】

第１図は、本発明のＨＥＭＴの断面図、第２図（ａ）　
〜第２図（ｄｌは、本発明のＨＥＭＴの製造方法を説明
するための断面図、 第３図は、従来のＨＥＭＴの断面図、 図において、 １１はＧａＡｓ半絶縁性基板、 １２は１−ＧａＡｓ層、 １３はｎ　−Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ層、１４は２ＤＥ
Ｃ層、　　　１５はソース、１６はドレイン、　　　　
　１７は拡散層、１８はゲート、 ２１はＧａＡｓ半絶縁性基板、 ２２は凹部、　　　　　　　２３はオーミック材料、２
４はｔ−ＧａＡｓ。 ２５はｎ−ＡｌＧａＡｓ層、 ２６は拡散領域、　　　　２７はゲート電極、をそれぞ
れ示している。 小会明１；ハ）（ＥＭＴが学部を乍面国第　１　図 従東肉１−ＩＥｌ’ｌイ竿部断１図 １ｉ３　　図 Ｃａ）

Claims (1)

1. 【特許請求の範囲】 半絶縁性基板（１１）に能動層を備えた電界効果型トラ
   ンジスタにおいて、 ゲート電極（１８）は上記半絶縁性基板（１１）と反対
   側の該能動層上に配設し、 ソース（１５）とドレイン（１６）は上記能動層と接合
   する半絶縁性基板（１１）に設けたことを特徴とする電
   界効果型トランジスタ。