JPS6235711B2 - - Google Patents
Info
- Publication number
- JPS6235711B2 JPS6235711B2 JP57176495A JP17649582A JPS6235711B2 JP S6235711 B2 JPS6235711 B2 JP S6235711B2 JP 57176495 A JP57176495 A JP 57176495A JP 17649582 A JP17649582 A JP 17649582A JP S6235711 B2 JPS6235711 B2 JP S6235711B2
- Authority
- JP
- Japan
- Prior art keywords
- service
- processor
- iml
- service processor
- mssa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明の技術分野
本発明は、各種のシステム・パラメータを監視
しかつ制御するための複数のサービス・プロセツ
サを含むマルチプロセツサ・システムに関する。
更に具体的には、正しく機能している１個のサー
ビス・プロセツサが常にシステムを制御するよう
に保証する機構と複数のサービス・プロセツサと
の間の関係に関する。
しかつ制御するための複数のサービス・プロセツ
サを含むマルチプロセツサ・システムに関する。
更に具体的には、正しく機能している１個のサー
ビス・プロセツサが常にシステムを制御するよう
に保証する機構と複数のサービス・プロセツサと
の間の関係に関する。
先行技術の説明
マルチプロセツサ・システムは、複数の単一プ
ロセツサ・システムを相互に結合することによつ
て形成される。単一プロセツサ・システムの各々
は各種の監視及び制御機能を実行するそれ自体の
サービス・プロセツサを有していてもよいが、全
体としてのマルチプロセツサ・システムが１つの
サービス・プロセツサの制御下にあることが望ま
しい。
ロセツサ・システムを相互に結合することによつ
て形成される。単一プロセツサ・システムの各々
は各種の監視及び制御機能を実行するそれ自体の
サービス・プロセツサを有していてもよいが、全
体としてのマルチプロセツサ・システムが１つの
サービス・プロセツサの制御下にあることが望ま
しい。
これは、マルチプロセツサ・システムの中に単
一のセービス・プロセツサを設けることによつて
実現されるが、２個のサービス・プロセツサをシ
ステムに対して利用可能とすることによつて、信
頼性が高まる。更に、そうすることによつて、全
面的に独立した２つの基本的なプロセツサへ再構
成することができる。
一のセービス・プロセツサを設けることによつて
実現されるが、２個のサービス・プロセツサをシ
ステムに対して利用可能とすることによつて、信
頼性が高まる。更に、そうすることによつて、全
面的に独立した２つの基本的なプロセツサへ再構
成することができる。
本発明の要約
本発明は、２つの単一プロセツサ・システムか
ら成るマルチプロセツサ・システムにおいて、(a)
上記単一プロセツサ・システムの各々に対応して
設けられ該各々の単一プロセツサ・システムの監
視及び制御を行う２つのサービス・プロセツサ
と、(b)上記いずれのサービス・プロセツサによつ
ても上記マルチプロセツサ・システムを監視し及
び制御できるよう上記２つの単一プロセツサ・シ
ステムと上記２つのサービス・プロセツサとを円
相互に接続する相互接続手段と、(c)一方のサービ
ス・プロセツサを、上記マルチプロセツサ・シス
テムを制御するアクテイブなサービス・プロセツ
サに選択し、他方のサービス・プロセツサをバツ
クアツプ用のサービス・プロセツサとして選択す
る選択手段と、(d)所定の条件が検出されたことに
応答してアクチブ及びバツクアツプの上記サービ
ス・プロセツサの機能を相互に交換せしめる切換
手段と、を具備することを特徴とするマルチプロ
セツサ・システムである。
ら成るマルチプロセツサ・システムにおいて、(a)
上記単一プロセツサ・システムの各々に対応して
設けられ該各々の単一プロセツサ・システムの監
視及び制御を行う２つのサービス・プロセツサ
と、(b)上記いずれのサービス・プロセツサによつ
ても上記マルチプロセツサ・システムを監視し及
び制御できるよう上記２つの単一プロセツサ・シ
ステムと上記２つのサービス・プロセツサとを円
相互に接続する相互接続手段と、(c)一方のサービ
ス・プロセツサを、上記マルチプロセツサ・シス
テムを制御するアクテイブなサービス・プロセツ
サに選択し、他方のサービス・プロセツサをバツ
クアツプ用のサービス・プロセツサとして選択す
る選択手段と、(d)所定の条件が検出されたことに
応答してアクチブ及びバツクアツプの上記サービ
ス・プロセツサの機能を相互に交換せしめる切換
手段と、を具備することを特徴とするマルチプロ
セツサ・システムである。
本発明の実施例に従つて、プロセツサの各々が
それに関連したサービス・プロセツサを有するマ
ルチプロセツサ・システムが提供される。初期設
定の後、サービス・プロセツサの１個のみが実際
にシステムを制御しており、残りのサービス・プ
ロセツサは休止している。アクチブのサービス・
プロセツサの各種の局面が、関連したサポート・
アダプタによつて連続的に監視され、サポート・
アダプタが条件の所定のセツトの１つを検出する
と、それは休止しているサービス・プロセツサを
してシステムの制御を取らしめる。それまでアク
チブであつたサービス・プロセツサは休止状態に
なる。実施例に従えば、アクチブなサービス・プ
ロセツサの中で、所定の条件の１つが発生する
と、他のサービス・プロセツサはシステムの制御
を獲得する。上記他のサービス・プロセツサが所
定の条件の１つを表示したため、前に制御を失つ
た場合といえども、上記のシステム制御の獲得が
起る。更に、休止中のサービス・プロセツサに関
連したサポート・アダプタは、或る種の他の監視
機能を実行する。このサポート・アダプタは、所
定の条件のもつと制限されたセツトの場合には、
アクチブなサービス・プロセツサと休止中のサー
ビス・プロセツサとの間で、役割りの交替を起動
させることができる。
それに関連したサービス・プロセツサを有するマ
ルチプロセツサ・システムが提供される。初期設
定の後、サービス・プロセツサの１個のみが実際
にシステムを制御しており、残りのサービス・プ
ロセツサは休止している。アクチブのサービス・
プロセツサの各種の局面が、関連したサポート・
アダプタによつて連続的に監視され、サポート・
アダプタが条件の所定のセツトの１つを検出する
と、それは休止しているサービス・プロセツサを
してシステムの制御を取らしめる。それまでアク
チブであつたサービス・プロセツサは休止状態に
なる。実施例に従えば、アクチブなサービス・プ
ロセツサの中で、所定の条件の１つが発生する
と、他のサービス・プロセツサはシステムの制御
を獲得する。上記他のサービス・プロセツサが所
定の条件の１つを表示したため、前に制御を失つ
た場合といえども、上記のシステム制御の獲得が
起る。更に、休止中のサービス・プロセツサに関
連したサポート・アダプタは、或る種の他の監視
機能を実行する。このサポート・アダプタは、所
定の条件のもつと制限されたセツトの場合には、
アクチブなサービス・プロセツサと休止中のサー
ビス・プロセツサとの間で、役割りの交替を起動
させることができる。
本発明を使用することによつて、多くの利益が
得られる。バツクアツプのサービス・プロセツサ
を使用することができるので、全体的なシステム
の信頼性が実質的に高められる。（サービス・プ
ロセツサによつて実行される機能を監視すること
なしに、システムは走ることができない。） アクチブなサービス・プロセツサの監視と、ア
クチブ・サービス・プロセツサと休止サービス・
プロセツサとの間の役割りの交替は、システム・
ユーザーに対して透明（transparent）である。
かくて、ユーザーは、本発明を使用することによ
つて悪いインパクトを受けることはない。
得られる。バツクアツプのサービス・プロセツサ
を使用することができるので、全体的なシステム
の信頼性が実質的に高められる。（サービス・プ
ロセツサによつて実行される機能を監視すること
なしに、システムは走ることができない。） アクチブなサービス・プロセツサの監視と、ア
クチブ・サービス・プロセツサと休止サービス・
プロセツサとの間の役割りの交替は、システム・
ユーザーに対して透明（transparent）である。
かくて、ユーザーは、本発明を使用することによ
つて悪いインパクトを受けることはない。
参考文献
実施例を形成するマルチプロセツサ・システム
は、相互に接続された２個の単一プロセツサを含
む。本発明の実施に使用されてよい適当な単一プ
ロセツサの説明は、下記のマニユアルに記載され
ている。これらのマニユアルは、全てIBM社から
入手可能である。これらのマニユアルは、IBM保
守ライブラリイ、3081プロセツサ複合体の１部で
ある。マニユアルの表題は、次のとおりである。
は、相互に接続された２個の単一プロセツサを含
む。本発明の実施に使用されてよい適当な単一プ
ロセツサの説明は、下記のマニユアルに記載され
ている。これらのマニユアルは、全てIBM社から
入手可能である。これらのマニユアルは、IBM保
守ライブラリイ、3081プロセツサ複合体の１部で
ある。マニユアルの表題は、次のとおりである。
「プロセツサ・ユニツト、招介／保守」
（Processor Unit Introduction／Maintenance
（PRM）（FormNo.SY227061）） 「中央ストレージ及び外部データ・コントロー
ラ、招介／保守」（Central Storage and
External Data Controller Introduction／
Maintenance（CSM）（EDC）（Form No. SY22
−7062）） 「3082プロセツサ・コントローラ保守」
（3082Processor Controller Maintenance
（PCM）（Form No. SY22−7063）） 「3082プロセツサ・コントローラ、理論／ダイ
ヤグラム」（3082 Processor Controller
Theory／Diagrams（PCT）（Form No. SY22
−7064）） 「3082プロセツサ・コントローラ・ユーザ案
内」（3082 Processor Controller User′s Guide
（UGD）（Form No. SY22−7065）） 電源動作及び保守」（Power Operation and
Maintenance（PWR）（Form No. SY22−
7066）） 「3087クーラント分配ユニツト、クーラント分
配及び保守」（3087Coolant Distribution Unit
Coolant Distribution and Maintenance（CDU）
（Form No. SY22−7067）） 「3089電源ユニツト、据付／保守」
（3089Power Unit Installation／Maintenance
（PGM）（Serial Numbers Below 41000）（Form
No. SY22−7069） 「リターン・コード及びメツセージ」（Return
Codes and Messages（RCM）（Form No.
SY22−7070）） 「保守案内」（Maintenance Guide（Form No.
SY22−7071）） 3089電源ユニツト、据付／保守」（3089Power
Unit Installation／Maintenance（PGM）（Serial
Numbers 4100 and Above）（Form No. SY22
−7072）） 更に、価値ある参考文献として米国特許出願第
319870号及び第320162号がある。これらの出願
は、本発明の主たる部分が実施されるサポート・
アダプタに関して情報を与えてくれる。
（Processor Unit Introduction／Maintenance
（PRM）（FormNo.SY227061）） 「中央ストレージ及び外部データ・コントロー
ラ、招介／保守」（Central Storage and
External Data Controller Introduction／
Maintenance（CSM）（EDC）（Form No. SY22
−7062）） 「3082プロセツサ・コントローラ保守」
（3082Processor Controller Maintenance
（PCM）（Form No. SY22−7063）） 「3082プロセツサ・コントローラ、理論／ダイ
ヤグラム」（3082 Processor Controller
Theory／Diagrams（PCT）（Form No. SY22
−7064）） 「3082プロセツサ・コントローラ・ユーザ案
内」（3082 Processor Controller User′s Guide
（UGD）（Form No. SY22−7065）） 電源動作及び保守」（Power Operation and
Maintenance（PWR）（Form No. SY22−
7066）） 「3087クーラント分配ユニツト、クーラント分
配及び保守」（3087Coolant Distribution Unit
Coolant Distribution and Maintenance（CDU）
（Form No. SY22−7067）） 「3089電源ユニツト、据付／保守」
（3089Power Unit Installation／Maintenance
（PGM）（Serial Numbers Below 41000）（Form
No. SY22−7069） 「リターン・コード及びメツセージ」（Return
Codes and Messages（RCM）（Form No.
SY22−7070）） 「保守案内」（Maintenance Guide（Form No.
SY22−7071）） 3089電源ユニツト、据付／保守」（3089Power
Unit Installation／Maintenance（PGM）（Serial
Numbers 4100 and Above）（Form No. SY22
−7072）） 更に、価値ある参考文献として米国特許出願第
319870号及び第320162号がある。これらの出願
は、本発明の主たる部分が実施されるサポート・
アダプタに関して情報を与えてくれる。
実施例の説明
第１図はマルチプロセツサ・システムの単純化
されたブロツク・ダイヤグラムを示す。このシス
テムは、図のＡ側及びＢ側に同じような単一プロ
セツサ・システムを含んでいる。
されたブロツク・ダイヤグラムを示す。このシス
テムは、図のＡ側及びＢ側に同じような単一プロ
セツサ・システムを含んでいる。
システムは２個のサービス・プロセツサ
（SVP）１Ａ及び１Ｂを含む。サービス・プロセ
ツサの各々は、プログラム可能入出力（PIO）ス
イツチ２Ａ及び２Ｂへ接続される。PIOスイツチ
の主たる目的は、PIOバス３Ａ及び３Ｂのために
再駆動能力を与えることであるバス３Ａ及び３Ｂ
はサービス・プロセツサからシステムへの主たる
インターフエイスである。複数のアダプタ４Ａ及
び４ＢがPIOバスへ接続されている。これらのア
ダプタは、フアイル及びデイスプレイのような装
置をサポートするために必要である。フアイル及
びデイスプレイは、サービス・システムへその制
御能力を与えるため必要とされる。PIOバスへ接
続された最も重要なアダプタは、保守サービス兼
サポート・アダプタ（MSSA）５Ａ及び５Ｂであ
る。これらのアダプタは、サービス・プロセツサ
とシステムの中央電子複合体（CEC）６Ａ及び
６Ｂとの間のインターフエイスを与える。複合体
６Ａ及び６Ｂは、中央データ処理システムのため
の電源及び論理を含む。アダプタ５Ａ及び５Ｂ
は、サービス・プロセツサと複合体間のインター
フエイスを与える外に、多様な機能を実行する論
理を含む。これらの機能には、本発明に対して重
要な意味を有する監視機能及び再構成機能が含ま
れる。
（SVP）１Ａ及び１Ｂを含む。サービス・プロセ
ツサの各々は、プログラム可能入出力（PIO）ス
イツチ２Ａ及び２Ｂへ接続される。PIOスイツチ
の主たる目的は、PIOバス３Ａ及び３Ｂのために
再駆動能力を与えることであるバス３Ａ及び３Ｂ
はサービス・プロセツサからシステムへの主たる
インターフエイスである。複数のアダプタ４Ａ及
び４ＢがPIOバスへ接続されている。これらのア
ダプタは、フアイル及びデイスプレイのような装
置をサポートするために必要である。フアイル及
びデイスプレイは、サービス・システムへその制
御能力を与えるため必要とされる。PIOバスへ接
続された最も重要なアダプタは、保守サービス兼
サポート・アダプタ（MSSA）５Ａ及び５Ｂであ
る。これらのアダプタは、サービス・プロセツサ
とシステムの中央電子複合体（CEC）６Ａ及び
６Ｂとの間のインターフエイスを与える。複合体
６Ａ及び６Ｂは、中央データ処理システムのため
の電源及び論理を含む。アダプタ５Ａ及び５Ｂ
は、サービス・プロセツサと複合体間のインター
フエイスを与える外に、多様な機能を実行する論
理を含む。これらの機能には、本発明に対して重
要な意味を有する監視機能及び再構成機能が含ま
れる。
マルチプロセツサ・システムにおいて、２個の
独立したサービス・システムの間に、基本的に２
つのリンケージが存在する。重要なリンケージ
は、スイツチ２Ａ及び２Ｂ間にあるものである。
これは、システムを制御しているサービス・プロ
セツサが、それを介して、システムの他の側にあ
るアダプタと通信することができるリンケージで
ある。
独立したサービス・システムの間に、基本的に２
つのリンケージが存在する。重要なリンケージ
は、スイツチ２Ａ及び２Ｂ間にあるものである。
これは、システムを制御しているサービス・プロ
セツサが、それを介して、システムの他の側にあ
るアダプタと通信することができるリンケージで
ある。
このリンケージは、１つの側（Ａ又はＢ）にあ
るサービス・プロセツサと、他の側（Ｂ又はＡ）
にある中央電子複合体との間の通信を達成するた
め必須のものである。スイツチ２Ａ及び２Ｂ間の
リンケージなしには、アクチブなサービス・プロ
セツサは、他方の側にある中央電子複合体と通信
することができない。その場合、システムはマル
チプロセツサ・モードで機能しない。マルチプロ
セツサ・システムの２つの側の間の第２のリンケ
ージは、アダプタ５Ａと５Ｂとの間にある。この
リンケージは、スイツチ２Ａと２Ｂとの間にある
リンケージほど重要ではないが、後に説明するよ
うに、或る種の重要な監視及び制御機能を実行す
ることを可能にする。
るサービス・プロセツサと、他の側（Ｂ又はＡ）
にある中央電子複合体との間の通信を達成するた
め必須のものである。スイツチ２Ａ及び２Ｂ間の
リンケージなしには、アクチブなサービス・プロ
セツサは、他方の側にある中央電子複合体と通信
することができない。その場合、システムはマル
チプロセツサ・モードで機能しない。マルチプロ
セツサ・システムの２つの側の間の第２のリンケ
ージは、アダプタ５Ａと５Ｂとの間にある。この
リンケージは、スイツチ２Ａと２Ｂとの間にある
リンケージほど重要ではないが、後に説明するよ
うに、或る種の重要な監視及び制御機能を実行す
ることを可能にする。
スイツチ２Ａ及び２Ｂ間のリンケージは重要で
あるから、それらスイツチは２つの双方向性バス
によつて接続される。本発明の実施例において、
バスの１つは、Ａ側のサービス・プロセツサがア
クチブである時に使用され、バスの他の１つは、
Ｂ側のサービス・プロセツサがアクチブである時
に使用される。もしバスの１つが故障すると、良
好なバスに関連したサービス・プロセツサのみが
マルチプロセツサ・システムを制御することがで
きる。アブプタ５Ａと５Ｂとの間の接続は、少数
の検査状態でのみ使用される。アダプタ５Ａと５
Ｂとの間の接続が切断されても、制御中のサービ
ス・プロセツサは、依然として、スイツチ２Ａ及
び２Ｂを介して他の側にあるアダプタ（５Ａ又は
５Ｂ）と通信することができる。
あるから、それらスイツチは２つの双方向性バス
によつて接続される。本発明の実施例において、
バスの１つは、Ａ側のサービス・プロセツサがア
クチブである時に使用され、バスの他の１つは、
Ｂ側のサービス・プロセツサがアクチブである時
に使用される。もしバスの１つが故障すると、良
好なバスに関連したサービス・プロセツサのみが
マルチプロセツサ・システムを制御することがで
きる。アブプタ５Ａと５Ｂとの間の接続は、少数
の検査状態でのみ使用される。アダプタ５Ａと５
Ｂとの間の接続が切断されても、制御中のサービ
ス・プロセツサは、依然として、スイツチ２Ａ及
び２Ｂを介して他の側にあるアダプタ（５Ａ又は
５Ｂ）と通信することができる。
アダプタ５Ａ及び５Ｂ間の通信は、主としてシ
ステムの初期マイクロプログラム・ロード
（IML）の間に重要な意味を持つ。IMLが完了す
ると、サービス・プロセツサの１つはシステムを
制御し、他のサービス・プロセツサは休止状態に
入らなければならない。これらの状態は、アダプ
タ５Ａ又は５Ｂの１つから他のアダプタ５Ｂ又は
５Ａへの状況インデイケータによつて知らされ
る。IMLの終りに、２つのサービス・プロセツサ
がアクチブな制御状態にあつたり、どちらのサー
ビス・プロセツサもアクチブな制御を獲得してい
なければ、エラーが生じたのである。これら状態
のいずれにおいても、アダプタ５Ａ及び５Ｂの
各々は、IML手順の再起動を生じさせる信号を発
生する。
ステムの初期マイクロプログラム・ロード
（IML）の間に重要な意味を持つ。IMLが完了す
ると、サービス・プロセツサの１つはシステムを
制御し、他のサービス・プロセツサは休止状態に
入らなければならない。これらの状態は、アダプ
タ５Ａ又は５Ｂの１つから他のアダプタ５Ｂ又は
５Ａへの状況インデイケータによつて知らされ
る。IMLの終りに、２つのサービス・プロセツサ
がアクチブな制御状態にあつたり、どちらのサー
ビス・プロセツサもアクチブな制御を獲得してい
なければ、エラーが生じたのである。これら状態
のいずれにおいても、アダプタ５Ａ及び５Ｂの
各々は、IML手順の再起動を生じさせる信号を発
生する。
IMLが成功すると、１つのサービス・プロセツ
サがシステムを制御し、そのサービス・プロセツ
サは、それと同じ側にあるアダプタ（５Ａ又は５
Ｂ）によつて監視される。もしそのアダプタがア
クチブなサービス・プロセツサに関して問題を検
出すると（例えば、停止）、それは他の保守サー
ビス兼サポート・アダプタ（MSSA）を介して他
のサービス・プロセツサへ信号を送り、それを起
動させてシステムの制御を獲得させる。始めに制
御を有していたサービス・プロセツサは休止サー
ビス・プロセツサとなる。
サがシステムを制御し、そのサービス・プロセツ
サは、それと同じ側にあるアダプタ（５Ａ又は５
Ｂ）によつて監視される。もしそのアダプタがア
クチブなサービス・プロセツサに関して問題を検
出すると（例えば、停止）、それは他の保守サー
ビス兼サポート・アダプタ（MSSA）を介して他
のサービス・プロセツサへ信号を送り、それを起
動させてシステムの制御を獲得させる。始めに制
御を有していたサービス・プロセツサは休止サー
ビス・プロセツサとなる。
IMLの後でも、休止サービス・プロセツサに関
連したMSSAは、アクチブなサービス・プロセツ
サに関連したMSSAを監視する。この監視は、単
に２本の線を検査するだけである。これらの線の
中の１本は、他のMSSAがアクチブなサービス・
プロセツサに関連していることを示し、他の１本
は、他のMSSAがそれ自体アクチブであることを
示す。もしこれら線のいずれかが降下すると、そ
れは、アクチブなサービス・プロセツサの側で、
電源の故障が生じたものと仮定され、他のMSSA
はそれに関連したサービス・プロセツサにシステ
ムの制御をとらせる。それと殆んど同じ時間に、
前にアクチブであつたサービス・プロセツサがス
イツチ・アウトされる。サービス・プロセツサの
スイツチ・アウト及びスイツチ・インはプログラ
ム可能スイツチ７Ａ及び７Ｂを介して実行され
る。スイツチ７Ａ及び７Ｂは、それぞれのサービ
ス・プロセツサを、システムの同じ側にあるプロ
グラム可能入出力（PIO）スイツチ２Ａ又は２Ｂ
へ接続する。PIOスイツチ間の接続は、プログラ
ム可能スイツチ８Ａ，８Ｂ，９Ａ，９Ｂを介して
達成される。これらのスイツチは、PIOスイツチ
を相互接続することのできる双方向性バスのいず
れかを利用することができるようにする。
連したMSSAは、アクチブなサービス・プロセツ
サに関連したMSSAを監視する。この監視は、単
に２本の線を検査するだけである。これらの線の
中の１本は、他のMSSAがアクチブなサービス・
プロセツサに関連していることを示し、他の１本
は、他のMSSAがそれ自体アクチブであることを
示す。もしこれら線のいずれかが降下すると、そ
れは、アクチブなサービス・プロセツサの側で、
電源の故障が生じたものと仮定され、他のMSSA
はそれに関連したサービス・プロセツサにシステ
ムの制御をとらせる。それと殆んど同じ時間に、
前にアクチブであつたサービス・プロセツサがス
イツチ・アウトされる。サービス・プロセツサの
スイツチ・アウト及びスイツチ・インはプログラ
ム可能スイツチ７Ａ及び７Ｂを介して実行され
る。スイツチ７Ａ及び７Ｂは、それぞれのサービ
ス・プロセツサを、システムの同じ側にあるプロ
グラム可能入出力（PIO）スイツチ２Ａ又は２Ｂ
へ接続する。PIOスイツチ間の接続は、プログラ
ム可能スイツチ８Ａ，８Ｂ，９Ａ，９Ｂを介して
達成される。これらのスイツチは、PIOスイツチ
を相互接続することのできる双方向性バスのいず
れかを利用することができるようにする。
第２図は第１図に示されるスイツチ７Ａ，７
Ｂ，８Ａ，８Ｂ，９Ａ，９Ｂを制御する論理を示
すダイヤグラムである。第２図に示されるよう
に、Ｂ側の論理は、本質的にＡ側の論理の鏡像で
ある。
Ｂ，８Ａ，８Ｂ，９Ａ，９Ｂを制御する論理を示
すダイヤグラムである。第２図に示されるよう
に、Ｂ側の論理は、本質的にＡ側の論理の鏡像で
ある。
第２図に示される論理への３本の入力線は、双
方のMSSAにおいて次のような意味を有する。
「IML非進行中」の表示を有する線は、IMLが完
了したことを示す。「非主プロセツサ」の表示を
有する線は、このMSSAと関連したサービス・プ
ロセツサが、アクチブなサービス・プロセツサと
なるように選択されなかつたことを示す。IMLが
完了した後、「非主プロセツサ」線は、他の
MSSAと関連したサービス・プロセツサがアクチ
ブなサービス・プロセツサとして選択された場合
にのみ、１つのMSSAにおいてアツプになるべき
である。即ち、IMLの後、「非主プロセツサ」線
は、１つのMSSAでアツプになるべきであり、他
のMSSAでアツプになるべきでない。「非アダプ
タ絶縁」の表示を有する線は、マルチプロセツ
サ・システムの他の側にあるアダプタ（リモー
ト・アダプタ）を絶縁するためのマニユアル・ス
イツチがセツトされていないことを示す。
方のMSSAにおいて次のような意味を有する。
「IML非進行中」の表示を有する線は、IMLが完
了したことを示す。「非主プロセツサ」の表示を
有する線は、このMSSAと関連したサービス・プ
ロセツサが、アクチブなサービス・プロセツサと
なるように選択されなかつたことを示す。IMLが
完了した後、「非主プロセツサ」線は、他の
MSSAと関連したサービス・プロセツサがアクチ
ブなサービス・プロセツサとして選択された場合
にのみ、１つのMSSAにおいてアツプになるべき
である。即ち、IMLの後、「非主プロセツサ」線
は、１つのMSSAでアツプになるべきであり、他
のMSSAでアツプになるべきでない。「非アダプ
タ絶縁」の表示を有する線は、マルチプロセツ
サ・システムの他の側にあるアダプタ（リモー
ト・アダプタ）を絶縁するためのマニユアル・ス
イツチがセツトされていないことを示す。
IMLが完了した後、もしＡ側が「主」のサービ
ス・プロセツサを含んでおらず、かつリモート・
アダプタが絶縁状態にセツトされていなければ、
ANDゲート１０が能動化され、サービス・プロ
セツサ１Ｂを使用しかつそのPIOスイツチをＢ側
へ切換える信号が発生される。この信号は、第１
図のスイツチ８Ａの閉止を制御するため使用され
る。この状態は、Ｂ側のサービス・プロセツサが
そのIMLを完了し、「主」プロセツサとなつた時
にのみを生ずべきである。その場合、Ｂ側の
ANDゲート２０はインバータ２１を介して能動
化されており、その結果ORゲート２２を通る信
号は、Ｂ側のサービス・プロセツサが使用される
べきことを示す信号を発生する（この場合、スイ
ツチ７Ｂ及び８Ｂが閉止される）。
ス・プロセツサを含んでおらず、かつリモート・
アダプタが絶縁状態にセツトされていなければ、
ANDゲート１０が能動化され、サービス・プロ
セツサ１Ｂを使用しかつそのPIOスイツチをＢ側
へ切換える信号が発生される。この信号は、第１
図のスイツチ８Ａの閉止を制御するため使用され
る。この状態は、Ｂ側のサービス・プロセツサが
そのIMLを完了し、「主」プロセツサとなつた時
にのみを生ずべきである。その場合、Ｂ側の
ANDゲート２０はインバータ２１を介して能動
化されており、その結果ORゲート２２を通る信
号は、Ｂ側のサービス・プロセツサが使用される
べきことを示す信号を発生する（この場合、スイ
ツチ７Ｂ及び８Ｂが閉止される）。
IMLが完了した後、もしＡ側のサービス・プロ
セツサが「主」となるべきであれば、インバータ
１３がANDゲート１１を能動化し、その結果、
ORゲート１４を通る信号がスイツチ７Ａを閉止
して、Ａ側のサービス・プロセツサを使用させ
る。更に、ANDゲート１５が能動化されて、ス
イツチ９Ａを閉止する信号を発生する。この場
合、Ｂ側のANDゲート２３は、Ａ側サービス・
プロセツサを使用させ、かつスイツチ９Ｂを閉止
することによつて、Ａ側のPIOスイツチをＢ側へ
接続する信号を発生する。
セツサが「主」となるべきであれば、インバータ
１３がANDゲート１１を能動化し、その結果、
ORゲート１４を通る信号がスイツチ７Ａを閉止
して、Ａ側のサービス・プロセツサを使用させ
る。更に、ANDゲート１５が能動化されて、ス
イツチ９Ａを閉止する信号を発生する。この場
合、Ｂ側のANDゲート２３は、Ａ側サービス・
プロセツサを使用させ、かつスイツチ９Ｂを閉止
することによつて、Ａ側のPIOスイツチをＢ側へ
接続する信号を発生する。
システムが２個の単一プロセツサとして初期設
定されている間、リモート・アダプタが絶縁され
る。そのためのIMLが依然として進行している
時、インバータ１７及び２６はそれぞれORゲー
ト１４及び２２を通して信号を発生する。これら
の信号は、第１図のスイツチ７Ａ及び７Ｂを閉止
するために使用される。従つて２つのサービス・
プロセツサは、２つ別個の単一プロセツサ・シス
テムの中で使用され得る。
定されている間、リモート・アダプタが絶縁され
る。そのためのIMLが依然として進行している
時、インバータ１７及び２６はそれぞれORゲー
ト１４及び２２を通して信号を発生する。これら
の信号は、第１図のスイツチ７Ａ及び７Ｂを閉止
するために使用される。従つて２つのサービス・
プロセツサは、２つ別個の単一プロセツサ・シス
テムの中で使用され得る。
ここで第３Ａ図乃至第３Ｄ図を参照すると、そ
こには、本発明によつて実行される検査及び監視
機能を達成するため、MSSAの各々に設けられた
装置の詳細が示される。システム中の各MSSA
は、これらの図面に示される装置を含む。
こには、本発明によつて実行される検査及び監視
機能を達成するため、MSSAの各々に設けられた
装置の詳細が示される。システム中の各MSSA
は、これらの図面に示される装置を含む。
第３Ａ図乃至第３Ｄ図において、線の名称に先
行する符号は、線のアクチブ状態を示すものとす
る。換言すれば、もしテストされつつある条件が
存在すれば、その線は示された極性を有する。図
面中で利用される論理ブロツクは、正入力AND
反転ゲート、及び負入力OR反転ゲートである。
即ち、もしANDゲートへの全ての入力が正であ
れば、その出力は負となる。もしORゲートへの
１つの入力が負であれば、その出力は正となる。
行する符号は、線のアクチブ状態を示すものとす
る。換言すれば、もしテストされつつある条件が
存在すれば、その線は示された極性を有する。図
面中で利用される論理ブロツクは、正入力AND
反転ゲート、及び負入力OR反転ゲートである。
即ち、もしANDゲートへの全ての入力が正であ
れば、その出力は負となる。もしORゲートへの
１つの入力が負であれば、その出力は正となる。
本発明の実施例で使用される論理接続の全てを
説明することは無益であり、目的に沿わないであ
ろう。従つて、第３Ａ図乃至第３Ｄ図に示される
各種の線又は信号の意味及び機能を下記に説明す
る。これらの説明から、当業者は、論理機能を明
瞭に理解することができ、かつどのようにしてそ
れらの論理機能を所与の環境システムで実行させ
るかを知ることができよう。
説明することは無益であり、目的に沿わないであ
ろう。従つて、第３Ａ図乃至第３Ｄ図に示される
各種の線又は信号の意味及び機能を下記に説明す
る。これらの説明から、当業者は、論理機能を明
瞭に理解することができ、かつどのようにしてそ
れらの論理機能を所与の環境システムで実行させ
るかを知ることができよう。
システム
この線の「真」状態を受取つているMSSAは、
マルチプロセツサ・システムのＡ側にある。Ｂ側
のASSAでは、この信号はノツト（非、即ちマイ
ナス）形式で現われる。
マルチプロセツサ・システムのＡ側にある。Ｂ側
のASSAでは、この信号はノツト（非、即ちマイ
ナス）形式で現われる。
制御レジスタ・ビツト６
MSSAが利用可能である。即ち、それはその
IMLを完了しており、かつそれは完全に初期設定
された側にある。
IMLを完了しており、かつそれは完全に初期設定
された側にある。
制御レジスタ・ビツト12
このMSSAに関連したサービス・プロセツサ
は、「主」のサービス・プロセツサである。それ
は、マルチプロセツサ・システムにおいて、アク
チブなサービス・プロセツサであるが、又は将来
アクチブなサービス・プロセツサになるであろ
う。
は、「主」のサービス・プロセツサである。それ
は、マルチプロセツサ・システムにおいて、アク
チブなサービス・プロセツサであるが、又は将来
アクチブなサービス・プロセツサになるであろ
う。
リモート側接続
この信号は、それがＡ側にあるMSSAに含まれ
ているか、又はＢ側にあるMSSAに含まれている
かに直接依存しているシステム中の数少ない信号
の１つである。実施例において、この信号は結合
ブレーカ（tiebreaker）として使用され、Ａ側及
びＢ側のサービス・プロセツサが同時に作動可能
となつた時、Ａ側のサービス・プロセツサが
「主」の（アクチブな）サービス・プロセツサに
なるようにする。この信号は、第１図に示される
スイツチ９Ａ及び９Ｂをセツトされるために使用
される。
ているか、又はＢ側にあるMSSAに含まれている
かに直接依存しているシステム中の数少ない信号
の１つである。実施例において、この信号は結合
ブレーカ（tiebreaker）として使用され、Ａ側及
びＢ側のサービス・プロセツサが同時に作動可能
となつた時、Ａ側のサービス・プロセツサが
「主」の（アクチブな）サービス・プロセツサに
なるようにする。この信号は、第１図に示される
スイツチ９Ａ及び９Ｂをセツトされるために使用
される。
活性IML実行
この線は、IMLが完了し、双方のプロセツサが
共に「主」と示されるか、いずれのプロセツサも
「主」と示されない時、新しいIMLを強制するた
めに使用される。
共に「主」と示されるか、いずれのプロセツサも
「主」と示されない時、新しいIMLを強制するた
めに使用される。
リモート側へのスイツチ能動
この出力は、第１図に示されるスイツチ８Ｂ及
び９Ａをセツトするために使用される。それは、
他のMSSAに関連したサービス・プロセツサが
「主」のサービス・プロセツサになることを示
し、またIMLシーケンスの終りに、このMSSAに
関連したサービス・プロセツサが休止状態になる
ことを示す。
び９Ａをセツトするために使用される。それは、
他のMSSAに関連したサービス・プロセツサが
「主」のサービス・プロセツサになることを示
し、またIMLシーケンスの終りに、このMSSAに
関連したサービス・プロセツサが休止状態になる
ことを示す。
活性IML強制
この線は、主として単一プロセツサ・システム
で重要な働きをする。それは、局所のサービス・
プロセツサに対して、活性IMLを強制する信号を
発生する。
で重要な働きをする。それは、局所のサービス・
プロセツサに対して、活性IMLを強制する信号を
発生する。
RO.SへのIML完了
この線は、IMLがその進行中に或る所定の段階
へ達したことを示す。
へ達したことを示す。
IML進行中
この信号は、IMLがこのMSSAに関連したサー
ビス・システムの中で未だ完了していないことを
示す。
ビス・システムの中で未だ完了していないことを
示す。
リモートへのIML中
この信号は、それを発生しているMSSAが依然
としてIMLプロセスにあることを示すため、１つ
のMSSAから他方のMSSAへ転送される。機能的
には、それは、「IML進行中」線の延長である。
としてIMLプロセスにあることを示すため、１つ
のMSSAから他方のMSSAへ転送される。機能的
には、それは、「IML進行中」線の延長である。
リモート・アダプタ絶縁
これは、IMLシーケンス中にリモート・アダプ
タを絶縁するために使用される論理において、制
御ビツトをセツトするために使用される信号であ
る。これは、サービス・システムがIML中に相互
に干渉しないようにすることを保証する。
タを絶縁するために使用される論理において、制
御ビツトをセツトするために使用される信号であ
る。これは、サービス・システムがIML中に相互
に干渉しないようにすることを保証する。
リモート・アダプタ・スイツチ絶縁
この信号は、システムの一方の側にあるアダプ
タが他方の側にあるアダプタと通信しないように
する。それは、事実上、マルチプロセツサ環境を
破壊する。
タが他方の側にあるアダプタと通信しないように
する。それは、事実上、マルチプロセツサ環境を
破壊する。
局所「主」
このMSSAに関連したサービス・プロセツサ
は、マルチプロセツサ・システムの制御責任を有
するアクチブなサービス・プロセツサである。
は、マルチプロセツサ・システムの制御責任を有
するアクチブなサービス・プロセツサである。
局所「主」スイツチ
この信号は、このMSSAに関連したサービス・
プロセツサを主たるサービス・プロセツサとする
ため、局所「主」スイツチをセツトする。
プロセツサを主たるサービス・プロセツサとする
ため、局所「主」スイツチをセツトする。
リモートMSSA使用可能
これは他のMSSAから転送される信号であつ
て、それに関連したサービス・プロセツサが成功
裡にIMLを完了し、初期設定されたことを示す。
て、それに関連したサービス・プロセツサが成功
裡にIMLを完了し、初期設定されたことを示す。
IML中のリモートMSSA
これは他のMSSAから受取られる信号である。
それは、他のMSSAが依然としてIMLプロセスに
あることを示す。
それは、他のMSSAが依然としてIMLプロセスに
あることを示す。
リモートMSSA「主」
これは一方のMSSAから他方のMSSAへ送られ
る信号である。それは、他のMSSAに関連したサ
ービス・プロセツサが、マルチプロセツサ・シス
テムにおいて「主」（アクチブ）のサービス・プ
ロセツサになることを示す。
る信号である。それは、他のMSSAに関連したサ
ービス・プロセツサが、マルチプロセツサ・シス
テムにおいて「主」（アクチブ）のサービス・プ
ロセツサになることを示す。
リモート待機「主」
これは一方のMSSAから他方のMSSAへ送られ
る信号である。それは、他のMSSAがIML最後の
段階へ進んだことを示す。
る信号である。それは、他のMSSAがIML最後の
段階へ進んだことを示す。
「主」制御トリガ・リセツト
これはIMLが開始された時に能動化されるリセ
ツト線である。それは、或る種の重要なインデイ
ケータ・ビツト（例えば、制御レジスタ・ビツト
12）が適当に初期設定されることを確実にする。
ツト線である。それは、或る種の重要なインデイ
ケータ・ビツト（例えば、制御レジスタ・ビツト
12）が適当に初期設定されることを確実にする。
局所制御セツト
この線は、制御レジスタ・ビツト12をセツトさ
せて、このMSSAに関連したサービス・プロセツ
サが「主」のサービス・プロセツサになることを
示す。
せて、このMSSAに関連したサービス・プロセツ
サが「主」のサービス・プロセツサになることを
示す。
「主」雑制御セツト
この線の信号は、サービス・プロセツサ指令を
解続したものであり、待機「主」状態へ入らせる
か、又は待機「主」状態の間に、サービス・プロ
セツサの１つを「主」のサービス・プロセツサと
してセツトする。
解続したものであり、待機「主」状態へ入らせる
か、又は待機「主」状態の間に、サービス・プロ
セツサの１つを「主」のサービス・プロセツサと
してセツトする。
制御ビツト11への「主」制御セツト
この信号は、IMLが適当な地点へ進んだ後にリ
モート・アダプタ絶縁トリガをオフにする。
モート・アダプタ絶縁トリガをオフにする。
IML停止
この線は、MSSAがその関連したサービス・プ
ロセツサの中で明らかな停止を検出した時にアク
チブとなる。この状態の検査は、関連したサービ
ス・プロセツサがアクチブなサービス・プロセツ
サである間か、又はそれがIMLを実行中である時
のみなされる。この線上の信号は、新しいIMLが
必要であることを示す。
ロセツサの中で明らかな停止を検出した時にアク
チブとなる。この状態の検査は、関連したサービ
ス・プロセツサがアクチブなサービス・プロセツ
サである間か、又はそれがIMLを実行中である時
のみなされる。この線上の信号は、新しいIMLが
必要であることを示す。
待機「主」制御
この信号は、IMLがその最終段階へ進んで、待
機ループへ入つたことを示す。機能的には、この
線を他のMSSAへ延長したものは、リモート待機
「主」線である。リモートMSSAへの待機「主」
制御 この信号は、このMSSAがIMLの終りに待機ル
ープにあることを示すため、このMSSAから他の
MSSAへ送られる。
機ループへ入つたことを示す。機能的には、この
線を他のMSSAへ延長したものは、リモート待機
「主」線である。リモートMSSAへの待機「主」
制御 この信号は、このMSSAがIMLの終りに待機ル
ープにあることを示すため、このMSSAから他の
MSSAへ送られる。
待機「主」セツト制御12
これは、IMLの最後の段階が終了したことを示
すゲート線である。このMSSAに関連したサービ
ス・プロセツサが「主」であることを示すため、
制御レジスタ・ビツト12が実際にセツトされるの
は、IMLの終了時点である。
すゲート線である。このMSSAに関連したサービ
ス・プロセツサが「主」であることを示すため、
制御レジスタ・ビツト12が実際にセツトされるの
は、IMLの終了時点である。
リモートMSSAへの活性IML
もし局所の側が「主」であつて、停止が検出さ
れたならば、この線は他のサービス・プロセツサ
を強制して、IMLを開始させ、システムの制御を
とらせる。
れたならば、この線は他のサービス・プロセツサ
を強制して、IMLを開始させ、システムの制御を
とらせる。
実施例において、IMLは３つの段階へ分割され
る。第１の段階は、MSSA中の読出専用制御スト
ア（ROS）を使用して、その関連したサービ
ス・プロセツサに対する制御プログラムのブート
ストラツプ・ロードを達成する。IMLの次の段階
は、サービス・システムの初期設定を完了する。
IMLの第３の段階は、十分な持続時間を有する待
機ループである。その持続時間は、サービス・プ
ロセツサのいずれかがこの第３の段階を完了する
前に、双方の側におけるサービス・プロセツサが
IMLの最初の２つの段階を完了することを保証す
る。本発明の実施例において、Ａ側のサービス・
プロセツサが、システムのために「主」のサービ
ス・プロセツサとなるように説明した。勿論、
IML中にＡ側のシステムで問題が発生すると（例
えば、停止）、Ｂ側のシステムは、同様の問題に
遭遇しなかつた場合に限り、最初にアクチブなシ
ステムとなる。
る。第１の段階は、MSSA中の読出専用制御スト
ア（ROS）を使用して、その関連したサービ
ス・プロセツサに対する制御プログラムのブート
ストラツプ・ロードを達成する。IMLの次の段階
は、サービス・システムの初期設定を完了する。
IMLの第３の段階は、十分な持続時間を有する待
機ループである。その持続時間は、サービス・プ
ロセツサのいずれかがこの第３の段階を完了する
前に、双方の側におけるサービス・プロセツサが
IMLの最初の２つの段階を完了することを保証す
る。本発明の実施例において、Ａ側のサービス・
プロセツサが、システムのために「主」のサービ
ス・プロセツサとなるように説明した。勿論、
IML中にＡ側のシステムで問題が発生すると（例
えば、停止）、Ｂ側のシステムは、同様の問題に
遭遇しなかつた場合に限り、最初にアクチブなシ
ステムとなる。
勿論、当業質は、３段階のIMLプロセスが本発
明の実施例で必ずしも使用されなくてもよいこと
に気付くであろう。例えば、待機ループを除くこ
とができるが、その場合、初期設定を完了した最
初のサービス・システムが、システムの制御を獲
得するであろう。
明の実施例で必ずしも使用されなくてもよいこと
に気付くであろう。例えば、待機ループを除くこ
とができるが、その場合、初期設定を完了した最
初のサービス・システムが、システムの制御を獲
得するであろう。
他の変更例として、どのサービス・プロセツサ
が最初にマルチプロセツサ・システムの制御を獲
得するかを決定するため、任意所望のアルゴリズ
ムを利用することができる。例えば、Ａ側又はＢ
側の一方を最初の制御する側として無条件に指定
することができるし、それぞれの連続したシステ
ム初期設定の場合に、異つたを最初の制御する側
として使用することができる（勿論、これは、先
行する初期設定の記録が、後続する初期設定の間
に保存されていることを必要とする）。またユー
ザーが最初の制御する側を指定することにしても
よい。
が最初にマルチプロセツサ・システムの制御を獲
得するかを決定するため、任意所望のアルゴリズ
ムを利用することができる。例えば、Ａ側又はＢ
側の一方を最初の制御する側として無条件に指定
することができるし、それぞれの連続したシステ
ム初期設定の場合に、異つたを最初の制御する側
として使用することができる（勿論、これは、先
行する初期設定の記録が、後続する初期設定の間
に保存されていることを必要とする）。またユー
ザーが最初の制御する側を指定することにしても
よい。
他の変更例において、２個を超える中央プロセ
ツサ及び／又は２個を超えるサービス・プロセツ
サが、マルチプロセツサ・システムで使用され得
る。そのような場合にも、前記の手法が依然とし
て適用可能であろう。
ツサ及び／又は２個を超えるサービス・プロセツ
サが、マルチプロセツサ・システムで使用され得
る。そのような場合にも、前記の手法が依然とし
て適用可能であろう。
更に、他の変更例として、アクチブなサービ
ス・プロセツサにおけるエラーを使用して、全体
のIMLを再開始させる信号を発生させ、前のアク
チブなサービス・プロセツサを再びアクチブにす
ることができる。この方法は、エラーの後に、常
に他のサービス・プロセツサをアクチブなものと
する方法よりも信頼性が少ないであろう。
ス・プロセツサにおけるエラーを使用して、全体
のIMLを再開始させる信号を発生させ、前のアク
チブなサービス・プロセツサを再びアクチブにす
ることができる。この方法は、エラーの後に、常
に他のサービス・プロセツサをアクチブなものと
する方法よりも信頼性が少ないであろう。
第１図は本発明を組込んだマルチプロセツサ・
システムのブロツク図、第２図はどのサービス・
プロセツサがシステムを制御するかを決定する装
置の詳細を示す図、第３図は第３Ａ図と第３Ｂ図
との配置関係を示す図、第３Ａ図、第３Ｂ図、第
３Ｃ図、第３Ｄ図はどのサービス・プロセツサが
システムを制御するかを決定し、かつアクチブな
サービス・プロセツサを監視する装置の詳細を示
す図である。 １Ａ，１Ｂ……サービス・プロセツサ、２Ａ，
２Ｂ……プログラム可能入出力スイツチ、５Ａ，
５Ｂ……保守サービス兼サポート・アダプタ、６
Ａ，６Ｂ……中央電子複合体、７Ａ，７Ｂ，８
Ａ，８Ｂ，９Ａ，９Ｂ……プログラム可能スイツ
チ。
システムのブロツク図、第２図はどのサービス・
プロセツサがシステムを制御するかを決定する装
置の詳細を示す図、第３図は第３Ａ図と第３Ｂ図
との配置関係を示す図、第３Ａ図、第３Ｂ図、第
３Ｃ図、第３Ｄ図はどのサービス・プロセツサが
システムを制御するかを決定し、かつアクチブな
サービス・プロセツサを監視する装置の詳細を示
す図である。 １Ａ，１Ｂ……サービス・プロセツサ、２Ａ，
２Ｂ……プログラム可能入出力スイツチ、５Ａ，
５Ｂ……保守サービス兼サポート・アダプタ、６
Ａ，６Ｂ……中央電子複合体、７Ａ，７Ｂ，８
Ａ，８Ｂ，９Ａ，９Ｂ……プログラム可能スイツ
チ。
Claims (1)
- 【特許請求の範囲】 １ ２つの単一プロセツサ・システムから成るマ
ルチプロセツサ・システムにおいて、 (a) 上記単一プロセツサ・システムの各々に対応
して設けられ該各々の単一プロセツサ・システ
ムの監視及び制御を行う２つのサービス・プロ
セツサと、 (b) 上記いずれのサービス・プロセツサによつて
も上記マルチプロセツサ・システムを監視し及
び制御できるよう上記２つの単一プロセツサ・
システムと上記２つのサービス・プロセツサと
を相互に接続する相互接続手段と、 (c) 一方のサービス・プロセツサを、上記マルチ
プロセツサ・システムを制御するアクテイブな
サービス・プロセツサに選択し、他方のサービ
ス・プロセツサをバツクアツプ用のサービス・
プロセツサとして選択する選択手段と、 (d) 所定の条件が検出されたことに応答してアク
チブ及びバツクアツプの上記サービス・プロセ
ツサの機能を相互に交換せしめる切換手段と、
を具備するマルチプロセツサ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US336123 | 1981-12-31 | ||
| US06/336,123 US4455601A (en) | 1981-12-31 | 1981-12-31 | Cross checking among service processors in a multiprocessor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58119072A JPS58119072A (ja) | 1983-07-15 |
| JPS6235711B2 true JPS6235711B2 (ja) | 1987-08-03 |
Family
ID=23314676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57176495A Granted JPS58119072A (ja) | 1981-12-31 | 1982-10-08 | マルチプロセツサ・システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4455601A (ja) |
| EP (1) | EP0083422B1 (ja) |
| JP (1) | JPS58119072A (ja) |
| DE (1) | DE3279160D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247116U (ja) * | 1988-09-28 | 1990-03-30 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2143403B (en) * | 1983-07-15 | 1986-10-29 | Standard Telephones Cables Ltd | Telecommunication exchange |
| JPS6061850A (ja) * | 1983-09-12 | 1985-04-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | コンピユ−タシステム |
| FR2551897A1 (fr) * | 1983-09-13 | 1985-03-15 | Westinghouse Electric Corp | Appareil et procede pour realiser la redondance dans un systeme de commande de procede, distribue |
| US4823256A (en) * | 1984-06-22 | 1989-04-18 | American Telephone And Telegraph Company, At&T Bell Laboratories | Reconfigurable dual processor system |
| US4754397A (en) * | 1985-02-15 | 1988-06-28 | Tandem Computers Incorporated | Fault tolerant modular subsystems for computers |
| US5155678A (en) * | 1985-10-29 | 1992-10-13 | International Business Machines Corporation | Data availability in restartable data base system |
| US5251299A (en) * | 1985-12-28 | 1993-10-05 | Fujitsu Limited | System for switching between processors in a multiprocessor system |
| ATE78114T1 (de) * | 1987-04-22 | 1992-07-15 | Ibm | Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit. |
| US4812840A (en) * | 1987-06-29 | 1989-03-14 | Ncr Corporation | Multiple mode switching means |
| US5870602A (en) * | 1987-11-03 | 1999-02-09 | Compaq Computer Corporation | Multi-processor system with system wide reset and partial system reset capabilities |
| JPH0616617B2 (ja) * | 1987-12-07 | 1994-03-02 | 富士通株式会社 | 初期条件設定方法 |
| US5056007A (en) * | 1987-12-22 | 1991-10-08 | Amdahl Corporation | Cross-coupling of service processor driven system control facilities in a multiple service processor data processing system |
| JPH0271644A (ja) * | 1988-09-07 | 1990-03-12 | Toshiba Corp | マスタスレーブ型制御システム |
| US5008805A (en) * | 1989-08-03 | 1991-04-16 | International Business Machines Corporation | Real time, fail safe process control system and method |
| US5497497A (en) * | 1989-11-03 | 1996-03-05 | Compaq Computer Corp. | Method and apparatus for resetting multiple processors using a common ROM |
| US6463529B1 (en) | 1989-11-03 | 2002-10-08 | Compaq Computer Corporation, Inc. | Processor based system with system wide reset and partial system reset capabilities |
| US5774642A (en) * | 1990-08-09 | 1998-06-30 | Bull S.A. | Architecture for dynamic service processor exchange providing multitasking environment where multiple processors have access to a system configuration table |
| FR2665778B1 (fr) * | 1990-08-09 | 1993-06-18 | Bull Sa | Architecture pour echange dynamique de processeur de service. |
| JP3189903B2 (ja) * | 1991-06-03 | 2001-07-16 | 富士通株式会社 | ケーパビリティの退避・復元機構を持つ装置 |
| JPH0695906A (ja) * | 1992-09-17 | 1994-04-08 | Fujitsu Ltd | Ｓｃｍｐシステムおけるｓｖｐのｓｓｕ制御権の自動切り替え方法 |
| US5758157A (en) * | 1992-12-31 | 1998-05-26 | International Business Machines Corporation | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes |
| KR960016648B1 (ko) * | 1993-12-29 | 1996-12-19 | 현대전자산업 주식회사 | 커먼 컨트롤 중복 스위치 방법 |
| US5835953A (en) * | 1994-10-13 | 1998-11-10 | Vinca Corporation | Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating |
| US5649152A (en) * | 1994-10-13 | 1997-07-15 | Vinca Corporation | Method and system for providing a static snapshot of data stored on a mass storage system |
| KR970072676A (ko) * | 1996-04-19 | 1997-11-07 | 김광호 | 이중화모듈 절체장치 |
| JPH10150479A (ja) * | 1996-11-19 | 1998-06-02 | Fujitsu Ltd | 二重化装置の障害時における誤動作防止装置 |
| US6427213B1 (en) * | 1998-11-16 | 2002-07-30 | Lucent Technologies Inc. | Apparatus, method and system for file synchronization for a fault tolerate network |
| US6658594B1 (en) * | 2000-07-13 | 2003-12-02 | International Business Machines Corporation | Attention mechanism for immediately displaying/logging system checkpoints |
| US6915460B2 (en) * | 2001-06-26 | 2005-07-05 | International Business Machines Corporation | Method, apparatus, and program for service processor surveillance with multiple partitions |
| US7127621B2 (en) * | 2002-12-21 | 2006-10-24 | Emc Corporation | Peer power control |
| DE102017116883A1 (de) * | 2016-07-28 | 2018-02-01 | Steering Solutions Ip Holding Corporation | Ununterbrochene Verfügbarkeit von Daten während eines Fehlers in einem redundanten Mikrocontrollersystem |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3517171A (en) * | 1967-10-30 | 1970-06-23 | Nasa | Self-testing and repairing computer |
| DE2162120A1 (de) * | 1971-12-15 | 1973-06-20 | Licentia Gmbh | Umschalteinrichtung |
| US3905023A (en) * | 1973-08-15 | 1975-09-09 | Burroughs Corp | Large scale multi-level information processing system employing improved failsaft techniques |
| US3882455A (en) * | 1973-09-14 | 1975-05-06 | Gte Automatic Electric Lab Inc | Configuration control circuit for control and maintenance complex of digital communications system |
| JPS5330580B2 (ja) * | 1973-11-21 | 1978-08-28 | ||
| GB1536046A (en) * | 1976-06-30 | 1978-12-20 | Ibm | Data processing system power control |
| US4212059A (en) * | 1977-03-14 | 1980-07-08 | Tokyo Shibaura Electric Co., Ltd. | Information processing system |
| JPS56124963A (en) * | 1980-03-07 | 1981-09-30 | Meidensha Electric Mfg Co Ltd | Coupling system of double composite system |
-
1981
- 1981-12-31 US US06/336,123 patent/US4455601A/en not_active Expired - Lifetime
-
1982
- 1982-10-08 JP JP57176495A patent/JPS58119072A/ja active Granted
- 1982-12-07 EP EP82111307A patent/EP0083422B1/en not_active Expired
- 1982-12-07 DE DE8282111307T patent/DE3279160D1/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247116U (ja) * | 1988-09-28 | 1990-03-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4455601A (en) | 1984-06-19 |
| JPS58119072A (ja) | 1983-07-15 |
| EP0083422B1 (en) | 1988-10-26 |
| EP0083422A2 (en) | 1983-07-13 |
| DE3279160D1 (en) | 1988-12-01 |
| EP0083422A3 (en) | 1985-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6235711B2 (ja) | ||
| US6023736A (en) | System for dynamically configuring I/O device adapters where a function configuration register contains ready/not ready flags corresponding to each I/O device adapter | |
| US8898517B2 (en) | Handling a failed processor of a multiprocessor information handling system | |
| US5247659A (en) | Method for bootstrap loading in a data processing system comprising searching a plurality of program source devices for a bootstrap program if initial data indicating a bootstrap program source device fails a validity check | |
| EP1296245B1 (en) | Fault notification system and process using local area network | |
| US5878205A (en) | Method and system for processing complex recovery using polling signals in a shared medium | |
| JPH0624372B2 (ja) | ローカル・エリア・ネツトワークにおいて第１のノードから第２のノードを診断する方法 | |
| US6601165B2 (en) | Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors | |
| US5784393A (en) | Method and apparatus for providing fault detection to a bus within a computer system | |
| US20200133759A1 (en) | System and method for managing, resetting and diagnosing failures of a device management bus | |
| EP1933234A2 (en) | Frozen ring cache | |
| US8032791B2 (en) | Diagnosis of and response to failure at reset in a data processing system | |
| CN113110862A (zh) | 一种实现双冗余的Flash的结构及方法 | |
| US6389559B1 (en) | Controller fail-over without device bring-up | |
| JP2006302287A (ja) | 冗長ｉ／ｏインターフェース管理 | |
| US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
| US11163644B2 (en) | Storage boost | |
| CN116737185A (zh) | 一种镜像加载方法、装置、设备及介质 | |
| JPH05274141A (ja) | プログラムローディング方式 | |
| JPH0827735B2 (ja) | 分散システムにおけるバツクアツプ方式 | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JP3351024B2 (ja) | ネットワークの保全方法 | |
| JPS63307570A (ja) | 星形トポロジのスイツチ装置 | |
| JPH01260556A (ja) | プロセッサ間通信制御装置の診断方式 | |
| JPS62166401A (ja) | 電子計算機の多重化システム |