JPS623594B2 - - Google Patents
Info
- Publication number
- JPS623594B2 JPS623594B2 JP53000740A JP74078A JPS623594B2 JP S623594 B2 JPS623594 B2 JP S623594B2 JP 53000740 A JP53000740 A JP 53000740A JP 74078 A JP74078 A JP 74078A JP S623594 B2 JPS623594 B2 JP S623594B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- source
- channel
- fixed potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は、大電流領域で高速度のスイツチング
を行う静電誘導トランジスタに関する。
を行う静電誘導トランジスタに関する。
ソース前面に現われる電位障壁をゲート電圧及
びドレイン電圧により制御して、ソースからのキ
ヤリア注入量を制御し、不飽和型電流電圧特性を
示す静電誘導トランジスタ（以下SITと称す。）
は、大電流が流せて変換コンダクタンスが大き
く、しかも耐圧を大きくすることが容易であり、
ゲートの静電容量も小さくできて、大電力高周波
動作が行える。接合型SITには、二つの動作モー
ドが存在する。ゲートをソースと同電位に保つた
ときに、導通状態にあり、主動作状態でゲートに
逆方向バイアスを加えて動作させるモード（ノー
マリオン型）と、ゲートをソースと同電位に保つ
たときに、遮断状態にあり、ゲートに順方向バイ
アスを加えて導通状態にするモード（ノーマリオ
フ型）とである。ゲートを順方向バイアスして動
作させる場合には、必然的にゲートからチヤンネ
ルに少数キヤリアが注入される。勿論、適度のチ
ヤンネルへの少数キヤリアの注入は、ソースから
の多数キヤリアの注入効率を高めて、変換コンダ
クタンス、電流利得を大きくして有効に働くが、
過度に少数キヤリアが注入されると、チヤンネル
中での過剰少数キヤリアの蓄積効果が顕著になつ
て、動作速度の低下をもたらすことになる。
びドレイン電圧により制御して、ソースからのキ
ヤリア注入量を制御し、不飽和型電流電圧特性を
示す静電誘導トランジスタ（以下SITと称す。）
は、大電流が流せて変換コンダクタンスが大き
く、しかも耐圧を大きくすることが容易であり、
ゲートの静電容量も小さくできて、大電力高周波
動作が行える。接合型SITには、二つの動作モー
ドが存在する。ゲートをソースと同電位に保つた
ときに、導通状態にあり、主動作状態でゲートに
逆方向バイアスを加えて動作させるモード（ノー
マリオン型）と、ゲートをソースと同電位に保つ
たときに、遮断状態にあり、ゲートに順方向バイ
アスを加えて導通状態にするモード（ノーマリオ
フ型）とである。ゲートを順方向バイアスして動
作させる場合には、必然的にゲートからチヤンネ
ルに少数キヤリアが注入される。勿論、適度のチ
ヤンネルへの少数キヤリアの注入は、ソースから
の多数キヤリアの注入効率を高めて、変換コンダ
クタンス、電流利得を大きくして有効に働くが、
過度に少数キヤリアが注入されると、チヤンネル
中での過剰少数キヤリアの蓄積効果が顕著になつ
て、動作速度の低下をもたらすことになる。
本願発明者が提案した分割ゲート型SIT（特許
第1302727号（特公昭60−20910号）「静電誘導ト
ランジスタ及び半導体集積回路」、特許第1236163
号（特公昭59−12017号）「半導体集積回路」、特
許第1247054号（特公昭59−21176号）「静電誘導
トランジスタ半導体集積回路」、特許第1231827号
（特公昭59−8068号）「半導体集積回路」に詳述）
は、上述した過剰少数キヤリアの蓄積効果を無く
して、しかも変換コンダクタンスを殆んど小さく
することなく、ゲートの静電容量を小さくしてお
り、高速度動作にきわめて適している。
第1302727号（特公昭60−20910号）「静電誘導ト
ランジスタ及び半導体集積回路」、特許第1236163
号（特公昭59−12017号）「半導体集積回路」、特
許第1247054号（特公昭59−21176号）「静電誘導
トランジスタ半導体集積回路」、特許第1231827号
（特公昭59−8068号）「半導体集積回路」に詳述）
は、上述した過剰少数キヤリアの蓄積効果を無く
して、しかも変換コンダクタンスを殆んど小さく
することなく、ゲートの静電容量を小さくしてお
り、高速度動作にきわめて適している。
本発明の目的は、分割ゲート構造を導入した大
電流の高速スイツチング半導体装置を提供するこ
とにある。
電流の高速スイツチング半導体装置を提供するこ
とにある。
以下図面を参照して本発明を詳細に説明する。
第１図は、ゲートが駆動ゲートと固定電位ゲー
トに分割された分割ゲートSITの構造例である。
第１図ａ，ｂはそれぞれ平面図であり、第１図ｃ
は第１図ａのＡ−A′線に沿う断面図であり、第
１図ｄは第１図ｂのＢ−B′線に沿う断面図であ
る。第１図ａ，ｂでは簡単のために電極配線は示
されていない。n+領域１はソース、P+領域２，
３はそれぞれ駆動ゲート、固定電位ゲート、n-
領域４はチヤンネルに相当する部分を含む領域、
n+領域５はドレインである。１′，２′，５′は、
それぞれAl，Mo等の金属もしくは低抵抗ポリシ
リコンからなるソース、駆動ゲート、ドレインの
電極である。第１図ａは、固定電位ゲートが、ソ
ースや駆動ゲートを完全に囲んだ構造になつてい
る。第１図ｂでは、駆動ゲート電極２′と固定電
位ゲート間の静電容量を減らすように固定電位ゲ
ートの一部に切れ目のある構造になつている。第
１図ｄで示されるように、ソース電極１′は固定
電位ゲート３と直接接触しており、固定電位ゲー
トがソースと同電位に保たれる場合を示してい
る。もちろん、固定電位ゲートをソースと同電位
にせず、所定の一定バイアスを与えるようにする
こともできる。領域６は、SiO2、Si3N4、Al2O3
等の絶縁層もしくは、これらを複数個組み合せた
複合絶縁層である。各領域の不純物密度は、それ
ぞれ１が1018乃至1021cm-3程度、２、３は1016乃
至1021cm-3程度、４は1011乃至1016cm-3程度、５は
1017乃至1020cm-3程度である。駆動ゲートと固定
電位ゲートにはさまれるチヤンネルの幅は、固定
電位ゲートに与える電圧によつて異なるが、駆動
ゲートの電位がソースと同電位のとき、チヤンネ
ルが両方のゲートから延びる空乏層によつて完全
におおわれて、ある程度の電位障壁ができて、遮
断状態にあるように選ばれる。チヤンネルの不純
物密度、ゲートの不純物密度によつて異なるわけ
で、チヤンネルの不純物密度が高いほど、チヤン
ネル幅は通常狭くしなければならない。ソース、
ドレイン間隔は、ソース、ドレイン間の電子の走
行時間が、動作の周波数特性を劣化させない程度
の長さにすればよい。たとえば、1nsecのスイツ
チング速度を得るのであれば20μｍ程度以下にす
ればよい。固定電位ゲートは、ソースと直結され
る場合が多いが、もちろん所定の逆方向バイアス
を与えてもよい。ドレイン電圧（この場合は正電
圧）を加えても、ゲートの拡散電位により、ソー
ス前面に電位障壁ができていて、電流は流れな
い。ある程度、駆動ゲートに電圧を加えると、こ
の場合はたとえば＋0.4乃至＋0.7V程度（Siの場
合、GaAsであれば0.6乃至1.1V程度）、電位障壁
高さが低下するかあるいは中性領域が現われて、
導通状態に変る。この時、順方向バイアスされた
ゲートからホールがチヤンネルに注入される。注
入された電子は、ソースからの電子の注入を促進
して、導通状態の抵抗を低下させる。また、注入
されたホールは、固定電位ゲートが、たとえばソ
ースと同電位に保たれているから、固定電位ゲー
トに吸い出されることになつて、チヤンネル中に
蓄積しない。通常、チヤンネル幅は、ホールのチ
ヤンネル領域における拡散長より短いから、ホー
ルの固定電位ゲートによる吸い出し効果は、きわ
めて効果的である。したがつて、駆動ゲート電圧
を遮断状態にしたときのスイツチオフはきわめて
速く、少数キヤリアの蓄積効果による遅れは殆ん
ど現われない。チヤンネルを制御する駆動ゲート
の体積は小さく、その静電容量は小さい。駆動ゲ
ートから注入される少数キヤリアは、チヤンネル
を横切つて固定電位ゲートに流れ込むから常にチ
ヤンネル部に存在し、ソースからの多数キヤリア
注入を有効に起こし有効に働く。したがつて、電
流利得はきわめて高いことになる。変換コンダク
タンスも、もちろん大きい。駆動ゲートの静電容
量をさらに小さくして、しかも変換コンダクタン
ス及び電流利得を大きくした、本発明の分割ゲー
トSITの構造例を第２図に示す。
トに分割された分割ゲートSITの構造例である。
第１図ａ，ｂはそれぞれ平面図であり、第１図ｃ
は第１図ａのＡ−A′線に沿う断面図であり、第
１図ｄは第１図ｂのＢ−B′線に沿う断面図であ
る。第１図ａ，ｂでは簡単のために電極配線は示
されていない。n+領域１はソース、P+領域２，
３はそれぞれ駆動ゲート、固定電位ゲート、n-
領域４はチヤンネルに相当する部分を含む領域、
n+領域５はドレインである。１′，２′，５′は、
それぞれAl，Mo等の金属もしくは低抵抗ポリシ
リコンからなるソース、駆動ゲート、ドレインの
電極である。第１図ａは、固定電位ゲートが、ソ
ースや駆動ゲートを完全に囲んだ構造になつてい
る。第１図ｂでは、駆動ゲート電極２′と固定電
位ゲート間の静電容量を減らすように固定電位ゲ
ートの一部に切れ目のある構造になつている。第
１図ｄで示されるように、ソース電極１′は固定
電位ゲート３と直接接触しており、固定電位ゲー
トがソースと同電位に保たれる場合を示してい
る。もちろん、固定電位ゲートをソースと同電位
にせず、所定の一定バイアスを与えるようにする
こともできる。領域６は、SiO2、Si3N4、Al2O3
等の絶縁層もしくは、これらを複数個組み合せた
複合絶縁層である。各領域の不純物密度は、それ
ぞれ１が1018乃至1021cm-3程度、２、３は1016乃
至1021cm-3程度、４は1011乃至1016cm-3程度、５は
1017乃至1020cm-3程度である。駆動ゲートと固定
電位ゲートにはさまれるチヤンネルの幅は、固定
電位ゲートに与える電圧によつて異なるが、駆動
ゲートの電位がソースと同電位のとき、チヤンネ
ルが両方のゲートから延びる空乏層によつて完全
におおわれて、ある程度の電位障壁ができて、遮
断状態にあるように選ばれる。チヤンネルの不純
物密度、ゲートの不純物密度によつて異なるわけ
で、チヤンネルの不純物密度が高いほど、チヤン
ネル幅は通常狭くしなければならない。ソース、
ドレイン間隔は、ソース、ドレイン間の電子の走
行時間が、動作の周波数特性を劣化させない程度
の長さにすればよい。たとえば、1nsecのスイツ
チング速度を得るのであれば20μｍ程度以下にす
ればよい。固定電位ゲートは、ソースと直結され
る場合が多いが、もちろん所定の逆方向バイアス
を与えてもよい。ドレイン電圧（この場合は正電
圧）を加えても、ゲートの拡散電位により、ソー
ス前面に電位障壁ができていて、電流は流れな
い。ある程度、駆動ゲートに電圧を加えると、こ
の場合はたとえば＋0.4乃至＋0.7V程度（Siの場
合、GaAsであれば0.6乃至1.1V程度）、電位障壁
高さが低下するかあるいは中性領域が現われて、
導通状態に変る。この時、順方向バイアスされた
ゲートからホールがチヤンネルに注入される。注
入された電子は、ソースからの電子の注入を促進
して、導通状態の抵抗を低下させる。また、注入
されたホールは、固定電位ゲートが、たとえばソ
ースと同電位に保たれているから、固定電位ゲー
トに吸い出されることになつて、チヤンネル中に
蓄積しない。通常、チヤンネル幅は、ホールのチ
ヤンネル領域における拡散長より短いから、ホー
ルの固定電位ゲートによる吸い出し効果は、きわ
めて効果的である。したがつて、駆動ゲート電圧
を遮断状態にしたときのスイツチオフはきわめて
速く、少数キヤリアの蓄積効果による遅れは殆ん
ど現われない。チヤンネルを制御する駆動ゲート
の体積は小さく、その静電容量は小さい。駆動ゲ
ートから注入される少数キヤリアは、チヤンネル
を横切つて固定電位ゲートに流れ込むから常にチ
ヤンネル部に存在し、ソースからの多数キヤリア
注入を有効に起こし有効に働く。したがつて、電
流利得はきわめて高いことになる。変換コンダク
タンスも、もちろん大きい。駆動ゲートの静電容
量をさらに小さくして、しかも変換コンダクタン
ス及び電流利得を大きくした、本発明の分割ゲー
トSITの構造例を第２図に示す。
第２図ａは平面図、第２図ｂはＡ−A′線に沿
う断面図である。駆動ゲート２は円筒状、ソース
１は円環状、固定電位ゲート３は所要の全面にわ
たつている。第２図のように、円筒、円環状に構
成されたときが、もつとも小さな駆動ゲートでも
つとも広いチヤンネルを制御できることになつ
て、駆動ゲートの静電容量が小さく、変換コンダ
クタンス及び電流利得が大きい。チヤンネルに注
入される少数キヤリアは、ただちに固定電位ゲー
トから吸い出されるから、少数キヤリアの蓄積効
果は殆んどなく、きめわてスイツチング速度は速
くなる。ソース電極１′は絶縁層６を介して固定
電位ゲートと対向するが、通常ソースと固定電位
ゲートは直結されるかあるいは、一定電位に保た
れるから、両者間の容量が増加することは動作に
まつたく影響しない。通常スイツチング動作のと
きは、ソース接地の回路で行なわれることも、前
述のことを一層確かにする。動作は、第１図の例
と殆んど同様である。
う断面図である。駆動ゲート２は円筒状、ソース
１は円環状、固定電位ゲート３は所要の全面にわ
たつている。第２図のように、円筒、円環状に構
成されたときが、もつとも小さな駆動ゲートでも
つとも広いチヤンネルを制御できることになつ
て、駆動ゲートの静電容量が小さく、変換コンダ
クタンス及び電流利得が大きい。チヤンネルに注
入される少数キヤリアは、ただちに固定電位ゲー
トから吸い出されるから、少数キヤリアの蓄積効
果は殆んどなく、きめわてスイツチング速度は速
くなる。ソース電極１′は絶縁層６を介して固定
電位ゲートと対向するが、通常ソースと固定電位
ゲートは直結されるかあるいは、一定電位に保た
れるから、両者間の容量が増加することは動作に
まつたく影響しない。通常スイツチング動作のと
きは、ソース接地の回路で行なわれることも、前
述のことを一層確かにする。動作は、第１図の例
と殆んど同様である。
駆動ゲートを順方向バイアスして動作させる
SIT（バイポーラモードSIT、以下BSITと称
す。）では、ソースゲート間には通常1V前後のご
くわずかな電圧しか加わらないから、殆んど耐圧
は必要ない。したがつて、第１図、第２図のよう
にソースとゲートが高抵抗領域で分離されていて
もよいし、直接接触していてもかまわない。もち
ろん、チヤンネルの構造も、第１図、第２図のよ
うにストライプ状、円環状に限るわけではなく、
楕円形、矩形等如何なる形状でもよい。チヤンネ
ルを囲むゲートが分割され、一部が固定電位ゲー
ト、他が駆動ゲートになつていて、固定電位ゲー
トが、駆動ゲートからチヤンネルに注入される少
数キヤリアの吸出し電極になつていればよいので
ある。もちろん、導電型をまつたく反転したもの
でもよい。
SIT（バイポーラモードSIT、以下BSITと称
す。）では、ソースゲート間には通常1V前後のご
くわずかな電圧しか加わらないから、殆んど耐圧
は必要ない。したがつて、第１図、第２図のよう
にソースとゲートが高抵抗領域で分離されていて
もよいし、直接接触していてもかまわない。もち
ろん、チヤンネルの構造も、第１図、第２図のよ
うにストライプ状、円環状に限るわけではなく、
楕円形、矩形等如何なる形状でもよい。チヤンネ
ルを囲むゲートが分割され、一部が固定電位ゲー
ト、他が駆動ゲートになつていて、固定電位ゲー
トが、駆動ゲートからチヤンネルに注入される少
数キヤリアの吸出し電極になつていればよいので
ある。もちろん、導電型をまつたく反転したもの
でもよい。
第１図、第２図で駆動ゲートと固定電位ゲート
の表面からの深さは、殆んど皆同じ場合の構造を
示したが、異なつていてもよいことはもちろんで
ある。固定電位ゲートをより深くすれば、第１
図、第２図のSITではチヤンネルに注入された少
数キヤリアの吸い出し効果が顕著になる。
の表面からの深さは、殆んど皆同じ場合の構造を
示したが、異なつていてもよいことはもちろんで
ある。固定電位ゲートをより深くすれば、第１
図、第２図のSITではチヤンネルに注入された少
数キヤリアの吸い出し効果が顕著になる。
第１図、第２図ではソース・ゲートがいずれも
同一平面上にある表面配線型構造のものについて
断面構造を示したが、さらに駆動ゲートの静電容
量を減少させ、電流利得を大きくするために、矩
形状、Ｖ字型等の切り込みを設けその側面に駆動
ゲートを設けることもできる。
同一平面上にある表面配線型構造のものについて
断面構造を示したが、さらに駆動ゲートの静電容
量を減少させ、電流利得を大きくするために、矩
形状、Ｖ字型等の切り込みを設けその側面に駆動
ゲートを設けることもできる。
本発明の構造は、従来公知の結晶成長技術、徴
細加工技術、選択拡散技術、選択エツチング技術
（ドライ・ケミカル）、イオン打込み技術等により
製造できる。
細加工技術、選択拡散技術、選択エツチング技術
（ドライ・ケミカル）、イオン打込み技術等により
製造できる。
チヤンネルにキヤリアを供給するソースを、駆
動ゲートと固定電位ゲートの間に介在させたユニ
ツトを複数個並列に配置した本発明の静電誘導ト
ランジスタは、駆動ゲートの静電容量が小さく、
チヤンネル中のキヤリアの蓄積効果が殆んど存在
せず、変換コンダクタンス及び電流利得が大き
く、大電流の高速度スイツチングが行え、その工
業的価値はきわめて高い。
動ゲートと固定電位ゲートの間に介在させたユニ
ツトを複数個並列に配置した本発明の静電誘導ト
ランジスタは、駆動ゲートの静電容量が小さく、
チヤンネル中のキヤリアの蓄積効果が殆んど存在
せず、変換コンダクタンス及び電流利得が大き
く、大電流の高速度スイツチングが行え、その工
業的価値はきわめて高い。
第１図ａ及びｂは本発明の請電誘導トランジス
タの構造例の平面図、第１図ｃはａ図中Ａ−
A′線に沿う断面図、第１図ｄはｂ図中Ｂ−B′線
に沿う断面図、第２図ａは本発明の静電誘導トラ
ンジスタの構造例の平面図、第２図ｂはａ図中Ａ
−A′線に沿う断面図である。
タの構造例の平面図、第１図ｃはａ図中Ａ−
A′線に沿う断面図、第１図ｄはｂ図中Ｂ−B′線
に沿う断面図、第２図ａは本発明の静電誘導トラ
ンジスタの構造例の平面図、第２図ｂはａ図中Ａ
−A′線に沿う断面図である。
Claims (1)
- 【特許請求の範囲】 １ 高不純物密度領域よりなるソース領域及びド
レイン領域、前記高不純物密度領域と同導電型高
抵抗領域よりなるチヤンネル、前記チヤンネルに
前記チヤンネルとは反対導電型の高不純物密度領
域よりなるゲートを具備し、ソース領域の片方の
ゲート領域を駆動ゲート領域とし、ソース領域に
対して駆動ゲート領域の反対側のゲート領域を固
定電位ゲート領域とし、前記駆動ゲート領域はゲ
ート電極を接続し、前記固定電位ゲート電極は、
外部電極を設けないことを特徴として、前記ソー
ス領域とゲート領域よりなる構造を複数個並列に
配置し、前記ソース領域及び前記駆動ゲート領域
のそれぞれの電極を相互に接続しソース電極、ゲ
ート電極としたことを特徴とする静電誘導トラン
ジスタ。 ２ 前記固定電位ゲート領域を前記ソース領域と
電極により直結したことを特徴とする前記特許請
求の範囲第１項記載の静電誘導トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP74078A JPS5493982A (en) | 1978-01-06 | 1978-01-06 | Electrostatic induction semiconductor |
| US06/939,259 US4985738A (en) | 1978-01-06 | 1986-12-05 | Semiconductor switching device |
| US07/640,082 US5227647A (en) | 1978-01-06 | 1991-01-11 | Semiconductor switching device |
| US07/640,114 US5175598A (en) | 1978-01-06 | 1991-01-11 | Semiconductor switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP74078A JPS5493982A (en) | 1978-01-06 | 1978-01-06 | Electrostatic induction semiconductor |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15012286A Division JPS62174971A (ja) | 1986-06-26 | 1986-06-26 | 静電誘導サイリスタ |
| JP61150123A Division JPS62174972A (ja) | 1986-06-26 | 1986-06-26 | 両面ゲ−ト型静電誘導サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5493982A JPS5493982A (en) | 1979-07-25 |
| JPS623594B2 true JPS623594B2 (ja) | 1987-01-26 |
Family
ID=11482103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP74078A Granted JPS5493982A (en) | 1978-01-06 | 1978-01-06 | Electrostatic induction semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5493982A (ja) |
-
1978
- 1978-01-06 JP JP74078A patent/JPS5493982A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5493982A (en) | 1979-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994872A (en) | Insulated gate static induction transistor and integrated circuit including same | |
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| US4772926A (en) | Insulated gate static induction type thyristor | |
| US5357125A (en) | Power switching semiconductor device including SI thyristor and MOSFET connected in cascade | |
| JP2663679B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| JPH0147024B2 (ja) | ||
| JP2001060684A (ja) | 半導体装置 | |
| US5153682A (en) | HEMT device with doped active layer | |
| JPS639671B2 (ja) | ||
| JPH01218067A (ja) | バイポーラ型半導体スイッチング装置 | |
| JPH0213937B2 (ja) | ||
| JPS623594B2 (ja) | ||
| JPS6212674B2 (ja) | ||
| JPS6124832B2 (ja) | ||
| JP3375274B2 (ja) | Ｍｏｓ制御デバイス | |
| JP3214242B2 (ja) | 半導体装置 | |
| JPS6228586B2 (ja) | ||
| JPS633466B2 (ja) | ||
| JP3189543B2 (ja) | 半導体装置 | |
| JPH05267674A (ja) | 半導体装置 | |
| JPS6028394B2 (ja) | 半導体集積回路 | |
| JP3073056B2 (ja) | 静電誘導半導体装置 | |
| JPH045274B2 (ja) | ||
| US4340827A (en) | Semiconductor integrated circuit |