JPS6236921A - Ｐｌｌ方式オフセツト周波数合成回路 - Google Patents
Ｐｌｌ方式オフセツト周波数合成回路Info
- Publication number
- JPS6236921A JPS6236921A JP60175217A JP17521785A JPS6236921A JP S6236921 A JPS6236921 A JP S6236921A JP 60175217 A JP60175217 A JP 60175217A JP 17521785 A JP17521785 A JP 17521785A JP S6236921 A JPS6236921 A JP S6236921A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- vco
- signal
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000003786 synthesis reaction Methods 0.000 title description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＬＬ方式オフセット周波数合成器に関する。
従来オフセット周波数を合成する場合、第５図で示す構
成を取り、オフセット周波数信号をＲＰ正弦波信号でミ
ックスアップした後不要な信号をフィルタに１って取り
除く方法、又はＰＬＬ方式でも第６図の様な構成を用い
ていた。
成を取り、オフセット周波数信号をＲＰ正弦波信号でミ
ックスアップした後不要な信号をフィルタに１って取り
除く方法、又はＰＬＬ方式でも第６図の様な構成を用い
ていた。
上述した第１の方法では、入力ＲＦ正弦波信号と、オフ
セット周波数信号を混合した時、出力には、入力ＲＦ正
弦波信号及び入力Ｂ、Ｐ正弦波信号の上下にオフセット
周波数だけ離れた信号が現れる。このため、目的の信号
を得るためには、他の２波を減衰させる狭帯域フィルタ
が必要であるという欠点がある。
セット周波数信号を混合した時、出力には、入力ＲＦ正
弦波信号及び入力Ｂ、Ｐ正弦波信号の上下にオフセット
周波数だけ離れた信号が現れる。このため、目的の信号
を得るためには、他の２波を減衰させる狭帯域フィルタ
が必要であるという欠点がある。
第２の方法では、まず、ＶＣＯの周波数が変った時、ミ
キサーにぶってミックスダウンされた周波数はＩｆｃ
ｆｆｌ となり、その関係に第７図の様になった。
キサーにぶってミックスダウンされた周波数はＩｆｃ
ｆｆｌ となり、その関係に第７図の様になった。
工って、この信号とオフセット周波数信号との位相比較
を行う、位相比較器出力は第８図の様になる。ところで
ＶＣＯは、それに加える制御電圧が高い時、周波数が高
くなり、低い時周波数が低くなる。よって、ＶＣＯの出
力周波数ｆｖが第８図の４の領域にあった場合には、Ｖ
ＣＯ制御電圧が低いのでＶＣＯの出力周波数は下がり、
３と４の領域の間で落ち着く。逆に、ｆｖが２゜３の領
域にあった時はＶＣＯ出力周波数は高くなり、３と４の
領域の間に落ちつく。よって最初のＶＣＯの出力周波数
が、２，３．４の領域にあった場合、最終的にその周波
数はｆｃ＋ｆｏ に落ち着く。しかしながら、第８図の
１の領域にＶＣＯ出力周波数があった場合、ＶＣＯ出力
数は、さらに低くなって行き、ｆｃ＋ｆｏには落ち着か
ない。
を行う、位相比較器出力は第８図の様になる。ところで
ＶＣＯは、それに加える制御電圧が高い時、周波数が高
くなり、低い時周波数が低くなる。よって、ＶＣＯの出
力周波数ｆｖが第８図の４の領域にあった場合には、Ｖ
ＣＯ制御電圧が低いのでＶＣＯの出力周波数は下がり、
３と４の領域の間で落ち着く。逆に、ｆｖが２゜３の領
域にあった時はＶＣＯ出力周波数は高くなり、３と４の
領域の間に落ちつく。よって最初のＶＣＯの出力周波数
が、２，３．４の領域にあった場合、最終的にその周波
数はｆｃ＋ｆｏ に落ち着く。しかしながら、第８図の
１の領域にＶＣＯ出力周波数があった場合、ＶＣＯ出力
数は、さらに低くなって行き、ｆｃ＋ｆｏには落ち着か
ない。
工って動作が不安定であるという短所があった。
本発明のＰＬＬ方式オフセット周波数合成回路は、ＶＣ
Ｏ出力を外部からのＲＦ正弦波（ＣＷ）信号に工ってミ
ックスダウンした信号とオフセット周波数信号との位相
比較をする第１の位相比較−３シフ＼ 器、ＶＣＯ出力と外部からのＲＦＣＷ信号との位相比較
をする第２の位相比較器第１の位相比較器出力と第２の
位相比較器出力の大きい方を選ぶ最大値回路、及び、最
大値回路の出力を制御電圧とするＶＣＯを具備する。
Ｏ出力を外部からのＲＦ正弦波（ＣＷ）信号に工ってミ
ックスダウンした信号とオフセット周波数信号との位相
比較をする第１の位相比較−３シフ＼ 器、ＶＣＯ出力と外部からのＲＦＣＷ信号との位相比較
をする第２の位相比較器第１の位相比較器出力と第２の
位相比較器出力の大きい方を選ぶ最大値回路、及び、最
大値回路の出力を制御電圧とするＶＣＯを具備する。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例である。図で、１は位相
比較器Ｉでオフセット周波数入力の、ＶＣＯ出力をＲＦ
ＣＷ入力でミックスダウンした信号に対する位相の遅れ
に比例した電圧を出力する。３は最大値回路で位相比較
器１．１゛出力のうち高い電圧の方を出力する。４は希
望する出力周波数、つまりＲＦＣＷ入力周波数とオフセ
ット周波数の和の周波数を出力できるＶＣＯで、かつ電
圧に比例して周波数が高くなるものである。５はＲＦＣ
Ｗ入力信号でＶＣＯ出力をミックスダウンするミキサー
である。
比較器Ｉでオフセット周波数入力の、ＶＣＯ出力をＲＦ
ＣＷ入力でミックスダウンした信号に対する位相の遅れ
に比例した電圧を出力する。３は最大値回路で位相比較
器１．１゛出力のうち高い電圧の方を出力する。４は希
望する出力周波数、つまりＲＦＣＷ入力周波数とオフセ
ット周波数の和の周波数を出力できるＶＣＯで、かつ電
圧に比例して周波数が高くなるものである。５はＲＦＣ
Ｗ入力信号でＶＣＯ出力をミックスダウンするミキサー
である。
次に第２図〜第４図を用いてその動作を説明する。まず
、位相比較器１１１？、入力される信号は１周−１＝・
。
、位相比較器１１１？、入力される信号は１周−１＝・
。
波数がｆ。のオフセット周波数信号と、周波数ｆｖのＶ
ＣＯ出力を、周波数ｆｃのＲＦＣＷ入力でミックスダウ
ンした周波数ｆｍ＝ｆＶ ｆＣ下る信号が入力される
。よってＶＣＯの周波数を変化させた時、ｆｃ ｆｏ
＜ｆｖ＜ｆｃ＋ｆｏ の時にはｆｍ（ｆｏ となり
、ｆｖ≦ｆｃ−ｆｏ又はｆｃ＋ｆｏ≦ｆｖの時には、
ｆｍ＞ｆｏとなるので、ＶＣＯ出力周波数と位相比較
器Ｉ出力の出力電圧の関係は第２図の様になる。同様に
ＶＣＯ出力周波数と位相比較器■出力の出力電圧の関係
は第３図の様になる。
ＣＯ出力を、周波数ｆｃのＲＦＣＷ入力でミックスダウ
ンした周波数ｆｍ＝ｆＶ ｆＣ下る信号が入力される
。よってＶＣＯの周波数を変化させた時、ｆｃ ｆｏ
＜ｆｖ＜ｆｃ＋ｆｏ の時にはｆｍ（ｆｏ となり
、ｆｖ≦ｆｃ−ｆｏ又はｆｃ＋ｆｏ≦ｆｖの時には、
ｆｍ＞ｆｏとなるので、ＶＣＯ出力周波数と位相比較
器Ｉ出力の出力電圧の関係は第２図の様になる。同様に
ＶＣＯ出力周波数と位相比較器■出力の出力電圧の関係
は第３図の様になる。
この様な位相比較器１．Ｉｆの出力を最大値回路３に入
力することに工って、ＶＣＯ出力周波数と、最大値回路
出力３０の関係は第４図の様になる。
力することに工って、ＶＣＯ出力周波数と、最大値回路
出力３０の関係は第４図の様になる。
よって、■ＣＯ出力周波数がｆｃ＋ｆｏの時にのみＰＬ
Ｌがロックすることになる。
Ｌがロックすることになる。
以上説明したような構成をとることにエフ、本発明は、
フィルタなどの必要のないＰＬＬシンセサイザ一方式で
、かつＶＣＯの可変周波数範囲に制限を設ける必要のな
いオフセット周波数合成回路を実現できる。
フィルタなどの必要のないＰＬＬシンセサイザ一方式で
、かつＶＣＯの可変周波数範囲に制限を設ける必要のな
いオフセット周波数合成回路を実現できる。
第１図は本発明の一実施例を示す図である。第２図はＶ
ＣＯ出力周波数と位相比較器Ｉ出力の関係を示した図、
第３図は■ＣＯ出力周波数と位相比較器■出力の関係を
示した図、第４図はＶＣＯ出力周波数と最大値回路出力
の関係を示した図、第５，６図は従来の例を示す図、第
７，８図は従来の動作を説明するだめの図。 図で、１・・・・・・位相比較器！、２・−・・・・位
相比較器■、３・・・・・・最大値回路、４・・・・・
・ＶＣｏ、５−・・・・・ミキサー。 −−γ− ３ｅ− 第４図
ＣＯ出力周波数と位相比較器Ｉ出力の関係を示した図、
第３図は■ＣＯ出力周波数と位相比較器■出力の関係を
示した図、第４図はＶＣＯ出力周波数と最大値回路出力
の関係を示した図、第５，６図は従来の例を示す図、第
７，８図は従来の動作を説明するだめの図。 図で、１・・・・・・位相比較器！、２・−・・・・位
相比較器■、３・・・・・・最大値回路、４・・・・・
・ＶＣｏ、５−・・・・・ミキサー。 −−γ− ３ｅ− 第４図
Claims (1)
- 電圧制御発振器（ＶＣＯ）と、前記ＶＣＯからの出力信
号を外部からのＲＦ正弦波信号によって周波数変換する
ミキサーと、前記ミキサーからのミックスダウンした信
号と外部からのオフセット周波数信号との位相比較をす
る第１の位相比較器と、前記ＶＣＯから出力信号と前記
ＲＦ正弦波信号との位相比較をする第２の位相比較器と
、前記第１の位相比較器の出力と第２の位相比較器の出
力の大きい出力を選択し前記ＶＣＯへ制御信号として供
給する最大値回路とを具備することを特徴徴とするＰＬ
Ｌ方式オフセット周波数合成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175217A JPS6236921A (ja) | 1985-08-09 | 1985-08-09 | Ｐｌｌ方式オフセツト周波数合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175217A JPS6236921A (ja) | 1985-08-09 | 1985-08-09 | Ｐｌｌ方式オフセツト周波数合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236921A true JPS6236921A (ja) | 1987-02-17 |
Family
ID=15992338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175217A Pending JPS6236921A (ja) | 1985-08-09 | 1985-08-09 | Ｐｌｌ方式オフセツト周波数合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236921A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273722A (ja) * | 1988-09-09 | 1990-03-13 | Nec Corp | Ｐｌｌ方式オフセット周波数合成回路 |
| JPH08324780A (ja) * | 1995-06-07 | 1996-12-10 | Murata Mach Ltd | ローラコンベアの分岐構造 |
| JPH08324779A (ja) * | 1995-06-07 | 1996-12-10 | Murata Mach Ltd | ローラコンベアの分岐構造 |
| US6154097A (en) * | 1998-04-17 | 2000-11-28 | Nec Corporation | PLL oscillating circuit including oscillating circuit with mutual conductance controlled |
-
1985
- 1985-08-09 JP JP60175217A patent/JPS6236921A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0273722A (ja) * | 1988-09-09 | 1990-03-13 | Nec Corp | Ｐｌｌ方式オフセット周波数合成回路 |
| JPH08324780A (ja) * | 1995-06-07 | 1996-12-10 | Murata Mach Ltd | ローラコンベアの分岐構造 |
| JPH08324779A (ja) * | 1995-06-07 | 1996-12-10 | Murata Mach Ltd | ローラコンベアの分岐構造 |
| US6154097A (en) * | 1998-04-17 | 2000-11-28 | Nec Corporation | PLL oscillating circuit including oscillating circuit with mutual conductance controlled |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| JP2001127554A (ja) | 電圧制御発振器 | |
| JPS6236921A (ja) | Ｐｌｌ方式オフセツト周波数合成回路 | |
| JPS6363137B2 (ja) | ||
| JPS6359116A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| JP3091423B2 (ja) | 正確なデジタル位相シフタ | |
| CN110729996A (zh) | 一种小型化两次锁相的锁相环电路及方法 | |
| JP2002208858A (ja) | 周波数シンセサイザと周波数生成方法 | |
| JP2000332539A (ja) | 周波数シンセサイザ | |
| EP1760877A1 (en) | Reconfigurable signal modulator | |
| EP0881775A1 (en) | A clock generator | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| EP0409127A2 (en) | Phase-locked loop type frequency synthesizer having improved loop response | |
| JPS6238352Y2 (ja) | ||
| JPH0374930A (ja) | 位相制御型発振装置 | |
| JPH04222118A (ja) | 位相同期発振器 | |
| JPS6238351Y2 (ja) | ||
| JPH03186017A (ja) | 位相同期発振回路 | |
| JPS61216529A (ja) | 誘導無線周波数シンセサイザ装置 | |
| JPH09214336A (ja) | 二重比較形シンセサイザ発振器 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| CN113300707A (zh) | 一种应用于gnss的低相位噪声双频频率合成器 |