JPS6237467B2 - - Google Patents
Info
- Publication number
- JPS6237467B2 JPS6237467B2 JP9997780A JP9997780A JPS6237467B2 JP S6237467 B2 JPS6237467 B2 JP S6237467B2 JP 9997780 A JP9997780 A JP 9997780A JP 9997780 A JP9997780 A JP 9997780A JP S6237467 B2 JPS6237467 B2 JP S6237467B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- loops
- bubble memory
- defective
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 29
- 230000002950 deficient Effects 0.000 claims description 21
- 238000012360 testing method Methods 0.000 claims description 12
- 230000006866 deterioration Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012216 screening Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006403 short-term memory Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
Description
【発明の詳細な説明】
本発明は量産された磁気バブルメモリチツプあ
るいは磁気バブリメモリパツケージのメモリ動作
試験を行い、弱欠陥ループをも比較的短時間に検
出できる磁気バブルメモリ選別試験機に関する。
るいは磁気バブリメモリパツケージのメモリ動作
試験を行い、弱欠陥ループをも比較的短時間に検
出できる磁気バブルメモリ選別試験機に関する。
第1図はメイジヤマイナ方式磁気バブルメモリ
チツプの構成例を示し、図中、mは情報を貯える
マイナループ、RMLは読出し情報を転送するリ
ードメイジヤライン、WMLは書込み情報を転送
するライトメイジヤライン、Dは磁気バブル検出
を電気信号にして送出するバブル検出器、Gは情
報を書込む磁気バブル発生器、Rはマイナループ
mの情報をリードメイジヤラインRMLに複写す
るレプリケートゲート、Sはライトメイジヤライ
ンWML上の情報とマイナループ中の情報とを入
替えるスワツプゲートである。この様に磁気バブ
ルメモリチツプは多数のマイナループmを有し、
このマイナループmの数lは、例えば’256kbチ
ツプの場合250〜300個、1Mbチツプの場合550〜
600個で、チツプ全体の面積の大部分はマイナル
ープによつて占められる。磁気バブルメモリチツ
プを実際に製造する際、全く無欠陥のチツプばか
りを製造することは困難で、多くのチツプは大抵
いくつかの欠陥を持つが、欠陥はチツプ内でラン
ダムに生ずるため、欠陥のほとんどすべてはチツ
プ面積の大部分を占めるマイナループ上に生ず
る。すなわち製造された多くのチツプは欠陥のあ
るマイナループ(欠陥ループ)をいくつか持つ。
第1図中のdは、この様な欠陥を示す。この欠陥
ループ対策として、マイナループmの数lを実際
に使用する必要ループ数bよりあらかじめ余分に
s個設けておき、1メモリチツプ内の欠陥ループ
数がs個以内のチツプは合格として許容し量産歩
留を上げることが広く行われている。余分に設け
るs個のマイナループをスペアループと呼び、そ
の数は、通常、256kbチツプの場合に20〜30個、
1Mbチツプの場合40〜60個である。
チツプの構成例を示し、図中、mは情報を貯える
マイナループ、RMLは読出し情報を転送するリ
ードメイジヤライン、WMLは書込み情報を転送
するライトメイジヤライン、Dは磁気バブル検出
を電気信号にして送出するバブル検出器、Gは情
報を書込む磁気バブル発生器、Rはマイナループ
mの情報をリードメイジヤラインRMLに複写す
るレプリケートゲート、Sはライトメイジヤライ
ンWML上の情報とマイナループ中の情報とを入
替えるスワツプゲートである。この様に磁気バブ
ルメモリチツプは多数のマイナループmを有し、
このマイナループmの数lは、例えば’256kbチ
ツプの場合250〜300個、1Mbチツプの場合550〜
600個で、チツプ全体の面積の大部分はマイナル
ープによつて占められる。磁気バブルメモリチツ
プを実際に製造する際、全く無欠陥のチツプばか
りを製造することは困難で、多くのチツプは大抵
いくつかの欠陥を持つが、欠陥はチツプ内でラン
ダムに生ずるため、欠陥のほとんどすべてはチツ
プ面積の大部分を占めるマイナループ上に生ず
る。すなわち製造された多くのチツプは欠陥のあ
るマイナループ(欠陥ループ)をいくつか持つ。
第1図中のdは、この様な欠陥を示す。この欠陥
ループ対策として、マイナループmの数lを実際
に使用する必要ループ数bよりあらかじめ余分に
s個設けておき、1メモリチツプ内の欠陥ループ
数がs個以内のチツプは合格として許容し量産歩
留を上げることが広く行われている。余分に設け
るs個のマイナループをスペアループと呼び、そ
の数は、通常、256kbチツプの場合に20〜30個、
1Mbチツプの場合40〜60個である。
したがつて磁気バブルメモリ選別試験機は、磁
気バブルメモリチツプにメモリ動作を実行させ、
誤動作する欠陥ループ数を調べる機能を持ち、欠
陥ループ数がs個以内ならば合格、(s+1)個
以上ならば不合格とするような構成になつてい
る。
気バブルメモリチツプにメモリ動作を実行させ、
誤動作する欠陥ループ数を調べる機能を持ち、欠
陥ループ数がs個以内ならば合格、(s+1)個
以上ならば不合格とするような構成になつてい
る。
近年磁気バブルメモリ容量を大幅に増加するた
め、メモリチツプは高密度化され、それに伴い磁
気バブル径も、3μm程度から2μm程度に微小
化され、マイナループを形成する基本転送路のサ
イズも12μm程度から8μm程度へと高集積化さ
れつつあり、今後更に磁気バブルメモリチツプは
高密度化される傾向にある。
め、メモリチツプは高密度化され、それに伴い磁
気バブル径も、3μm程度から2μm程度に微小
化され、マイナループを形成する基本転送路のサ
イズも12μm程度から8μm程度へと高集積化さ
れつつあり、今後更に磁気バブルメモリチツプは
高密度化される傾向にある。
磁気バブル径が3μm程度以上の、これまでの
磁気バブルメモリチツプでは余り問題にならなか
つたが、磁気バブル径が2μm程度以下の微小バ
ブルを用いた高密度化された磁気バブルメモリチ
ツプでは、後述の弱欠陥ループが存在し、長時間
のメモリ動作試験を行わなければメモリチツプの
選別ができないという問題が重大になつてきた。
磁気バブルメモリチツプでは余り問題にならなか
つたが、磁気バブル径が2μm程度以下の微小バ
ブルを用いた高密度化された磁気バブルメモリチ
ツプでは、後述の弱欠陥ループが存在し、長時間
のメモリ動作試験を行わなければメモリチツプの
選別ができないという問題が重大になつてきた。
すなわち選別試験機で欠陥ループを調べる際、
メモリ動作を実行させると直ちに誤動作する明確
な欠陥ループ以外に、短時間のメモリ動作では正
常に動作するが、長時間メモリ動作させている
と、たまに誤動作する欠陥ループが存在すること
がわかつた。以後、直ちに誤動作する欠陥ループ
を強欠陥ループ、長時間動作後たまに誤動作する
欠陥ループを弱欠陥ループと呼ぶこととする。こ
の様な弱欠陥ループを含む磁気バブルメモリチツ
プを従来の選別試験機で選別しようとすれば長時
間のメモリ動作試験を要し、選別試験効率が悪く
なつてしまう。
メモリ動作を実行させると直ちに誤動作する明確
な欠陥ループ以外に、短時間のメモリ動作では正
常に動作するが、長時間メモリ動作させている
と、たまに誤動作する欠陥ループが存在すること
がわかつた。以後、直ちに誤動作する欠陥ループ
を強欠陥ループ、長時間動作後たまに誤動作する
欠陥ループを弱欠陥ループと呼ぶこととする。こ
の様な弱欠陥ループを含む磁気バブルメモリチツ
プを従来の選別試験機で選別しようとすれば長時
間のメモリ動作試験を要し、選別試験効率が悪く
なつてしまう。
本発明の目的は、比較的短時間で、弱欠陥ルー
プの試験可能な磁気バブルメモリ選別試験機を提
供することにある。
プの試験可能な磁気バブルメモリ選別試験機を提
供することにある。
上記目的を達成するために本発明においては、
スタートストツプ動作による特性劣化抑制のため
に加えていた従来公知のホールデイング磁界を脈
動させながらメモリ動作を行わせ、選別試験を行
うこととした。本発明者が実験研究の結果、ホー
ルデイング磁界を脈動させることにより弱欠陥ル
ープの誤動作が加速されることがわかつたからで
ある。
スタートストツプ動作による特性劣化抑制のため
に加えていた従来公知のホールデイング磁界を脈
動させながらメモリ動作を行わせ、選別試験を行
うこととした。本発明者が実験研究の結果、ホー
ルデイング磁界を脈動させることにより弱欠陥ル
ープの誤動作が加速されることがわかつたからで
ある。
バブル径が2μm程度以下の微小バブルを用い
た高密度バブルメモリについて、本発明者が実験
研究の結果、まず次の特性が認められた。
た高密度バブルメモリについて、本発明者が実験
研究の結果、まず次の特性が認められた。
(a) チツプを駆動する回転磁界をオン、オフした
メモリ動作(スタートストツプ動作)を行わせ
ると、弱欠陥ループは誤動作しやすくなる。
メモリ動作(スタートストツプ動作)を行わせ
ると、弱欠陥ループは誤動作しやすくなる。
(b) データパターン依存性が強く、データパター
ンを各種組合せて変化させると、弱欠陥ループ
が誤動作しやすくなる。
ンを各種組合せて変化させると、弱欠陥ループ
が誤動作しやすくなる。
しかし、これらは強欠陥ループについても同
様であり、従来の選別試験機でも上記(a)、(b)の
特性を考慮して試験しており、これらだけでは
弱欠陥ループ動作試験時間短縮は不十分であつ
た。そのため本発明者は、弱欠陥ループの特性
を更に詳細に調べた結果、つぎの様なことがわ
かつた。
様であり、従来の選別試験機でも上記(a)、(b)の
特性を考慮して試験しており、これらだけでは
弱欠陥ループ動作試験時間短縮は不十分であつ
た。そのため本発明者は、弱欠陥ループの特性
を更に詳細に調べた結果、つぎの様なことがわ
かつた。
(c) ホールデイング磁界を脈動させることによ
り、弱欠陥ループの誤動作が大きく加速され
る。本発明はこの(c)の特性を利用したのであ
る。
り、弱欠陥ループの誤動作が大きく加速され
る。本発明はこの(c)の特性を利用したのであ
る。
以下ホールデイング磁界について説明する。磁
気バブルメモリは、動作時のみ回転磁界が加えら
れ(オン)、動作しない時は回転磁界が加えられ
ない(オフ)使用法をとる。すなわち回転磁界の
オン、オフが繰返される。これをスタートストツ
プ動作とよぶ。第2図はこの時の回転磁界HRの
ベクトル軌跡の一例を示す。スタート時の回転磁
界の方向と、ストツプ時の回転磁界の方向とは同
方向で、その方向はバブルメモリチツプによつて
定まる特定方向になつている。この方向はスター
トストツプ方向と呼ばれ、第2図に示した例の場
合はプラスY方向である。バブルメモリチツプに
スタートストツプ動作をさせると動作特性が劣化
する。この劣化を最小に抑えるために、バブルメ
モリチツプの面内、スタートストツプ方向に、第
3図に示すような大きさ数エルステツド程度の直
流磁界を加えることが従来一般に行われており、
これがホールデイング(holding)磁界Hhであ
る。従来の選別試験機でも一定に保つたホールデ
イング磁界を加えながら動作させていた。
気バブルメモリは、動作時のみ回転磁界が加えら
れ(オン)、動作しない時は回転磁界が加えられ
ない(オフ)使用法をとる。すなわち回転磁界の
オン、オフが繰返される。これをスタートストツ
プ動作とよぶ。第2図はこの時の回転磁界HRの
ベクトル軌跡の一例を示す。スタート時の回転磁
界の方向と、ストツプ時の回転磁界の方向とは同
方向で、その方向はバブルメモリチツプによつて
定まる特定方向になつている。この方向はスター
トストツプ方向と呼ばれ、第2図に示した例の場
合はプラスY方向である。バブルメモリチツプに
スタートストツプ動作をさせると動作特性が劣化
する。この劣化を最小に抑えるために、バブルメ
モリチツプの面内、スタートストツプ方向に、第
3図に示すような大きさ数エルステツド程度の直
流磁界を加えることが従来一般に行われており、
これがホールデイング(holding)磁界Hhであ
る。従来の選別試験機でも一定に保つたホールデ
イング磁界を加えながら動作させていた。
第4図は本発明に係る脈動するホールデイング
磁界Hhのベクトル軌跡の例を示す。第4図に示
した例では、ホールデイング磁界ベクトルは方向
不変で、大きさだけ脈動している。第5図は本発
明の他の実施例におけるホールデイング磁界Hh
のベクトル軌跡を示し、磁界ベクトルの方向と大
きさの両方が同時に変つている。このような変動
するホールデイング磁界は、回転磁界発生用の直
交する2個のコイル(XコイルとYコイル)に脈
動ホールデイング磁界用のバイアス電流を流すこ
とによつて容易に得られる。
磁界Hhのベクトル軌跡の例を示す。第4図に示
した例では、ホールデイング磁界ベクトルは方向
不変で、大きさだけ脈動している。第5図は本発
明の他の実施例におけるホールデイング磁界Hh
のベクトル軌跡を示し、磁界ベクトルの方向と大
きさの両方が同時に変つている。このような変動
するホールデイング磁界は、回転磁界発生用の直
交する2個のコイル(XコイルとYコイル)に脈
動ホールデイング磁界用のバイアス電流を流すこ
とによつて容易に得られる。
以上説明したように本発明によれば、弱欠陥ル
ープを含んだ磁気バブルメモリの選別試験を比較
的短時間に実行できるようになり、選別試験効率
が大幅に向上する。
ープを含んだ磁気バブルメモリの選別試験を比較
的短時間に実行できるようになり、選別試験効率
が大幅に向上する。
第1図は磁気バブルメモリチツプ構成例図、第
2図はスタートストツプ動作する時の回転磁界ベ
クトルの軌跡の例を示す図、第3図は従来の磁気
バブルメモリ選別試験機におけるホールデイング
磁界のベクトル図、第4図は本発明に係る大きさ
だけ脈動するホールデイング磁界ベクトル軌跡
図、第5図は本発明に係る大きさと方向が両方と
も脈動するホールデイング磁界ベクトル軌跡図で
ある。 HR……回転磁界、Hh……ホールデイング磁
界。
2図はスタートストツプ動作する時の回転磁界ベ
クトルの軌跡の例を示す図、第3図は従来の磁気
バブルメモリ選別試験機におけるホールデイング
磁界のベクトル図、第4図は本発明に係る大きさ
だけ脈動するホールデイング磁界ベクトル軌跡
図、第5図は本発明に係る大きさと方向が両方と
も脈動するホールデイング磁界ベクトル軌跡図で
ある。 HR……回転磁界、Hh……ホールデイング磁
界。
Claims (1)
- 【特許請求の範囲】 1 スタートストツプ動作による特性劣化抑制の
ため、ホールデイング磁界を加えながらメモリ動
作を行わせ、欠陥ループ数を検出する機能を備え
た磁気バブルメモリ選別試験機において、選別試
験動作時、ホールデイング磁界を脈動させるよう
にしたことを特徴とする磁気バブルメモリ選別試
験機。 2 ホールデイング磁界の大きさと方向の両方を
脈動させるようにした特許請求の範囲第1項記載
の磁気バブルメモリ選別試験機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9997780A JPS5727480A (en) | 1980-07-23 | 1980-07-23 | Tester for magnetic bubble memory selection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9997780A JPS5727480A (en) | 1980-07-23 | 1980-07-23 | Tester for magnetic bubble memory selection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5727480A JPS5727480A (en) | 1982-02-13 |
| JPS6237467B2 true JPS6237467B2 (ja) | 1987-08-12 |
Family
ID=14261719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9997780A Granted JPS5727480A (en) | 1980-07-23 | 1980-07-23 | Tester for magnetic bubble memory selection |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5727480A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0381197U (ja) * | 1989-12-08 | 1991-08-20 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59217287A (ja) * | 1983-05-25 | 1984-12-07 | Fujitsu Ltd | バブルメモリ素子の試験方法 |
| JPS6314392A (ja) * | 1986-07-05 | 1988-01-21 | Fujitsu Ltd | 磁気バブルメモリ装置のコントロ−ル装置 |
-
1980
- 1980-07-23 JP JP9997780A patent/JPS5727480A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0381197U (ja) * | 1989-12-08 | 1991-08-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5727480A (en) | 1982-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6182262B1 (en) | Multi bank test mode for memory devices | |
| JP2950475B2 (ja) | メモリを備えた組込み自己検査 | |
| US7194667B2 (en) | System for storing device test information on a semiconductor device using on-device logic for determination of test results | |
| US20030120985A1 (en) | Method and apparatus for memory self testing | |
| US20050120284A1 (en) | Memory testing | |
| Cockburn | Tutorial on semiconductor memory testing | |
| KR100272712B1 (ko) | 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치 | |
| JP2003307545A (ja) | 半導体検査装置、半導体集積回路装置、検査方法および製造方法 | |
| JPS6237467B2 (ja) | ||
| US12100464B2 (en) | Repairable latch array | |
| US7162663B2 (en) | Test system and method for testing memory circuits | |
| JP3298955B2 (ja) | 半導体装置 | |
| JPH0574878A (ja) | ウエーハの試験方法 | |
| CN105679377B (zh) | CPU cache存储器的自适应测试方法及装置 | |
| CN105513648B (zh) | 自适应产生芯片最佳性能配置的方法及装置 | |
| US4592052A (en) | Method of testing bubble memory devices | |
| JPS6141080B2 (ja) | ||
| JP4664535B2 (ja) | 半導体デバイス試験装置 | |
| JPS63239836A (ja) | ウエハ検査方法 | |
| JPS6047679B2 (ja) | 半導体メモリの検査方法 | |
| KR100193448B1 (ko) | 반도체 메모리의 패키지 번인 테스트회로 | |
| JPS59127290A (ja) | 磁気バブルメモリの検査方法 | |
| JPH0258800A (ja) | 半導体メモリ用オンチップテスト回路及びテスト方式 | |
| JPH0628896A (ja) | Bistによるメモリのテスト方法 | |
| JP2002008391A (ja) | 半導体試験装置及びこれを用いる試験方法 |