JPS6237472B2

JPS6237472B2 -

Info

Publication number: JPS6237472B2
Application number: JP24561483A
Authority: JP
Inventors: Jei Purebusuteingu Rabato; Aa Deiiaasu Danarudo
Original assignee: Mostek Corp
Current assignee: CTU of Delaware Inc
Priority date: 1982-12-28
Filing date: 1983-12-28
Publication date: 1987-08-12
Also published as: US4580067A; JPS59167900A

Description

【発明の詳細な説明】本発明は、集積電子回路、ことに回路接続点を
選定したときには高電圧給電源から誘導される高
電圧状態に駆動するがこの回路接続点を選定しな
いときは高電圧給電源から実質的に電流を引かな
いロード回路に関する。

ホウラー・ノルトハイム（Fowler−
Nordheim）電子トンネル機構の工業的利用ので
きる高品質の薄い誘電体を生産する技術が最近開
発されている。この方法は電気的消去可能プログ
ラマブルROM（EEPROM）デバイスの操作に使
うことができる。電子トンネル作用により、メモ
リデバイスから操作電力を除いても長い時限にわ
たりフローテイングゲートに電荷を蓄積すること
ができる。

この薄い誘電体に対するホウラー・ノルトハイ
ム機構を使うメモリセルのプログラミングには約
20Vを必要とする。しかしマイクロプロセツサ及
びメモリ回路に対する標準の給電電力は5Vであ
る。所要の高電圧は、メモリデバイスに一体に作
られる給電ポンプ回路により作ることができる。
給電ポンプ回路はこの所要の高電圧を生ずること
ができるが、これ等の回路は適当な寸法のデバイ
スでは極めて限定された電流しか生ずることがで
きない。すなわち選定したロード素子は給電ポン
プからわずかな電流しか引かないが、選定してな
いロード素子は高いインピーダンスを示し給電ポ
ンプのローデイングを妨げる。

前記した要求を実施する動的ロード回路の特定
の障害は、MOSトランジスタのソース端子への
高電圧の印加がトランジスタのスレシヨールド電
圧を実質的に高めることである。これは「ボンデ
イ効果」と呼ばれる。スレシヨールド電圧のこの
上昇は所要の高電圧はホウラー・ノルトハイム回
路素子への印加のために生ずることができるよう
に考慮しなければならない。動的ロード回路のト
ランジスタのスレシヨールド電圧を制御する方法
は、メモリデバイスの製造の際の処理工程を注意
深く調整することである。処理工程のこの注意深
い調整は、メモリデバイスの単位当り費用をかな
り高めることになる。

従つてEEPROM回路のプログラミングのため
にロード制御回路を設ける要求を考慮して、回路
接続点を選定したときにはほぼ給電ポンプ電圧に
駆動するが回路接続点を選定しないときは給電ポ
ンプから電流を実質的に引かないで、これと同時
に動的ロード回路トランジスタに対し比較的広い
範囲のスレシヨールド電圧を持つことにより厳密
な処理制御を加えないようにする機能を実施する
ことのできる回路が必要になる。

本発明の選定した実施例は、回路接続点に高い
電圧状態を生ずる動的ロード回路にある。本発明
動的ロード回路は、第１の接続点で電圧を増圧す
る第１のクロツク信号に応答する回路と、第１の
接続点を回路接続点に結合する回路とを備えてい
る。さらに回路接続点を第２の接続点に結合する
回路を設けてある。付加的な回路は第２接続点で
電圧を増圧する第２のクロツク信号に応答する動
的ロード回路は、第２接続点の電圧状態に応答し
高電圧入力信号を第１接続点に結合する回路を備
えている。クロツク信号は第１及び第２の接続点
で電圧を進行的に増圧し回路接続点で高電圧状態
を生ずる。

以下本発明による方法及び動的ロード回路の実
施例を添付図面について詳細に説明する。

従来の動的ロード回路１０は第１図に電気配線
図で示してある。回路１０は導線１２を経てクロ
ツク信号を受け又導線１４を経て高電圧給電ポン
プ信号Ｖ_ppを受ける。クロツク信号は、接続点１
８にゲート端子を接続したトランジスタ１６のソ
ース端子及びドレイン端子に入力する。

トランジスタ２０は、そのドレイン端子を接続
点１８に接続し、ソース端子を回路接続点２２に
接続してある。トランジスタ２０のゲート端子は
接続点１８に接続してある。

デコーダ２４はアドレス信号に応答して接続点
２２を少くともＶ_cc−Ｖ_Tの高い状態に又は地電
位に選択的に駆動する。接続点２２は図示してな
い回路を経て電荷蓄積素子に結合してある。この
素子は、薄い酸化物層を備えホウラー・ノルトハ
イムトンネル機構により動作する。

トランジスタ２８はそのドレイン端子及びソー
ス端子を両接続点１８，２０の間に接続してあ
る。トランジスタ２８のゲート端子は回路接続点
２２に接続してある。

導線１４における高電圧信号は、接続点３０に
ソース端子を接続したトランジスタ３２のドレイ
ン端子及びゲート端子に送る。

従来のロード制御回路の動作を第１図について
述べる。回路１０に対する給電電圧Ｖ_ccは5Vでク
ロツク信号は０及び5Vの間で振動する。ポンプ
電圧Ｖ_ppはたとえば20Vである。

トランジスタ１６はスイツチコンデンサとして
機能する。ゲート端子の電圧がソース端子及びド
レイン端子の電圧以上１シヨールド以下であると
きは、チヤネルが形成されなくて、導線１２及び
接続点１８間のキヤパシタンスは極めて低い。し
かしトランジスタ１６のゲート端子の電圧がトラ
ンジスタ１６のソース端子及びドレイン端子の電
圧より少くともトランジスタ１６のスレシヨール
ド電圧だけ高いときは、チヤネルが形成され、導
線１２及び接続点１８間のキヤパシタンスが比較
的高くなる。

第１の例では回路接続点２２をデコーダ回路２
４により回路接地状態に保持するものとする。回
路接続点２２の低い電圧状態によりトランジスタ
２８を非導通にすることによつて高電圧信号Ｖ_pp
から導通しないようにする。トランジスタ２０は
ダイオード式に接続され、接続点１８の電圧が回
路接続点２２の電圧以上の１スレーシヨールド電
圧（Ｖ_T）よりは高くならないようにする。トラ
ンジスタ２０はトランジスタ１６より低いスレシ
ヨールド電圧を持つことによりトランジスタ１６
を横切るチヤネルの形式と高いキヤパシタンスの
生成とを防ぐのがよい。このようにしてクロツク
信号は接続点１８から有効に阻止される。接続点
１８は低い電圧状態に留まり、トランジスタ２０
を経て電流が引かれない。従つてＶ_pp給電源から
電流が実質的に引かれない。回路接続点２２を低
い電圧状態にセツトするときは、回路１０は回路
接続点２２を一層高い電圧状態には駆動しない。

第２の例では回路接続点２２をデコーダ２４に
より少くともＶ_cc−Ｖ_Tの高い論理準位状態に駆
動するものとする。接続点２２に接続した回路に
より、接続点２２はこの点から電流を引かないで
一層高い電圧準位に駆動することができる。第１
図の各トランジスタに対するＶ_Tが1.0Vであり、
20VのＶ_ppを持つ5.0V給電源を設けるものとすれ
ば、トランジスタ２８のドレイン端子は19Vであ
るがゲート端子はわずかに5Vである。従つてト
ランジスタ２８のソース端子は、そのゲート端子
の電圧の1V_T以内までにしかならない。すなわち
接続点１８は1.0VのＶ_Tに対し4Vに駆動される。

導線１２のクロツク信号がOVであり接続点１
８が4Vであるときはトランジスタ１６にチヤネ
ルが形成されクロツク信号及び接続点１８の間に
高い容量性結合を生ずる。正になるクロツクパル
スが到達すると、接続点１８の電圧はトランジス
タ１６の容量性結合により増圧される。この場合
接続点１８の電圧を約4Vから約8Vに増圧する。
この場合回路接続点２２の電圧を約7Vに高め
る。導線１２のクロツク信号が地電位にもどると
きは、トランジスタ１６のチヤネルのキヤパシタ
ンスにより接続点１８を4Vにもどすようにす
る。しかしトランジスタ２８のゲート電圧が7V
に増すと、接続点１８の電圧は、接続点３０にな
お19Vの電圧があるので約6Vに保たれトランジス
タ１６を横切つて6Vの電荷が生ずる。導線１２
のクロツク信号が5Vにもどると、接続点１８は
容量的に約10Vに駆動され、回路接続点２２を9V
にする。付加的なクロツクパルスを受けると、接
続点１８の電圧と回路接続点２２に生ずる電圧と
は段階的に上昇する。この動作により回路接続点
２２に高電圧駆動信号を生ずる。

5Vの正規動作用に作るMOS回路は4V程度に低
い供給電圧で動作する必要がある。さらに5Vよ
り実質的に高いソース端子を持つMOSトランジ
スタのＶ_Tは少くとも2Vの程度である。しかし回
路１０の各トランジスタのスレシヨールド電圧が
供給電圧の1/2を越えるときは、回路１０は回路
接続点２２の電圧の増圧を止める。たとえば回路
接続点２２が10Vであるとする。この値ではボデ
イ効果によりトランジスタスレシヨールド電圧が
2.0Vになる。さらに回路１０の給電源が4.0Vで
導線１２のクロツク信号が０及び4.0Vの間で遷
移するものとする。回路接続点２２が10.0Vのと
きは、トランジスタ２８により接続点１８を
8.0Vまでにする〔この場合導線１２のクロツク
信号は初めに0Vである〕。このクロツク信号が０
から4.0Vになつても、接続点１８は12Vから容量
性分割値を差引いた値にしか駆動されない。しか
しトランジスタ２０は2.0Vのスレシヨールドを
持つから回路接続点２２に付加的な電荷は送られ
ない。

すなわち回路１０には、各トランジスタのＶ_T
が供給電圧の1/2を越えると機能を止めるという
制限がある。従つてこの回路は、各トランジスタ
の最高Ｖ_Tを最低供給電圧の1/2以下に保つように
作らなければならない。前記の例では最低供給電
圧は4Vであり、従つて最高スレシヨールド電圧
は2Vである。高いソース端子電圧におけるボデ
イ効果を含めてスレシヨールド電圧をこのような
限定した準位に保持しながらMOSデバイスを多
量に作ることはむずかしい。

本発明は、動的ロード回路に使うトランジスタ
の許容スレシヨールド準位の制限の問題を低減す
る。

本発明による動的ロード回路３４は第２図に例
示してある。クロツク信号は導線３６を経て入力
し、クロツク信号の逆信号は導線３８を
経て入力する。給電ポンプにより生ずる高電圧信
号Ｖ_ppは導線４０を経て入力する。回路３４は、
回路接続点４２を駆動するように比較的高い電圧
信号を生ずる作用をする。

デコーダ４４はアドレス信号に応答して回路装
続点４２を高い状態たとえばＶ_cc−Ｖ_T又は地電
位に選択的に駆動する。接続点４２はデコーダ４
４により接続点４２から電流を引かないでＶ_cc−
Ｖ_T以上の電圧状態に駆動することができる。接
続点４２は図示してない回路を経て蓄積素子に結
合してある。この蓄積素子はホウラー・ノルトハ
イムトンネル機構を使うのが好適である。デコー
ダ４４は、たとえばアドレスパツフア又はビツト
ラインでもある汎用ドライバ素子でよい。

導線３６のクロツク信号はトランジスタ４８の
ドレイン端子に送る。トランジスタ５０はそのソ
ース端子及びドレイン端子を回路接続点４２とト
ランジスタ４８のゲート端子との間に接続してあ
る。トランジスタ５０のゲート端子は電力端子Ｖ
_ccに接続してある。

コンデンサ５２は、ドレイン端子及びソース端
子をトランジスタ４８のソース端子に接続したト
ランジスタから成つている。コンデンサ５２を構
成するこのトランジスタのゲート端子は接続点５
４に接続してある。トランジスタ５６はそのドレ
イン端子及びゲート端子を接続点５４に接続し、
ソース端子を回路接続点４２に接続してある。

トランジスタ５８はそのドレイン端子及びソー
ス端子を接続点５４及び導線４０の高電圧入力の
間に接続してある。トランジスタ５８のゲート端
子は接続点６０に接続してある。

トランジスタ６２は、そのドレイン端子及びソ
ース端子を回路接続点４２及び接続点６０の間に
接続しゲート端子を接続点５４に接続してある。
トランジスタ６４は、そのドレイン端子及びソー
ス端子を回路接続点４２及び接続点６０の間に接
続しゲート端子を電力端子Ｖ_ccに接続してある。

クロツク信号の逆信号は、接続点６０にゲート
端子を接続したトランジスタ７０のドレイン端子
に導線３８を経て伝送する。コンデンサ７２を構
成するトランジスタは、そのドレイン端子及びソ
ース端子を相互にそしてトランジスタ７０のソー
ス端子に接続してある。各コンデンサ５２，７２
を構成するトランジスタはエンハンスメント型又
はデイプレツシヨン型のどちらでもよい。コンデ
ンサ７２を構成するトランジスタのゲート端子は
接続点６０に接続してある。

次に動的ロード回路３４の動作を第２図につい
て述べる。各コンデンサ５２，７２は回路コンデ
ンサとして機能する。各接続点５４，６０におけ
る浮遊キヤパシタンスは各コンデンサ５２，７２
のキヤパシタンスより実質的に小さい。

回路接続点４２をデコーダ４４により論理的に
低い電圧状態に駆動するときは、各トランジスタ
５０，６４を経て各トランジスタ４８，７０のゲ
ート端子に約0Vが加わる。この低い電圧状態は
各トランジスタ４８，７０を非導通にする作用を
する。この条件ではクロツク信号及び逆クロツク
信号は、各コンデンサ５２，７２を構成するトラ
ンジスタのソース・ドレイン接続の高いキヤパシ
タンスから隔離されることにより、各導線３６，
３８でクロツク駆動回路に高いインピーダンスを
与える。接続点６０の低い電圧状態によりトラン
ジスタ５８を非導通にすることによつて高電圧信
号Ｖ_pp及び接続点５４の間に高いインピーダンス
を生ずる。従つて接続点５４は低い電圧状態のま
まになり、回路接続点４２で電圧を引上げる傾向
がなくなる。従つて接続点４２のようにすなわち
選択していない各回路接続点に対し、高電圧信号
Ｖ_ppを生ずる給電ポンプ回路にローデイングが行
われない。

回路接続点４２をデコーダ４４により約5Vの
論理的に高い電圧状態に駆動するときの条件に対
する動作を次に述べる。回路接続点４２における
高電圧状態はトランジスタ４８，７０を導通させ
る作用をしてクロツク信号をコンデンサ５２に結
合し又クロツク信号の逆信号をコンデンサ７２に
結合する。接続点６０をトランジスタ６４により
１トランジスタスレシヨールド電圧以下の供給電
圧に持来するから、トランジスタ５８も又導通し
ポンプ信号Ｖ_ppから接続点５４に電荷を送る。ト
ランジスタ５８のゲート電圧は電圧Ｖ_ppより実質
的に低いから、接続点５４の電圧は、トランジス
タ３８のゲート電圧から１トランジスタスレシヨ
ールド電圧を差引いた値になる。

各トランジスタ５０，６４は各トランジスタ４
８，７０のゲートキヤパシタンスを隔離してクロ
ツク信号により各トランジスタ４８，７０のゲー
ト端子のブートストラツプを行うことができる。
このようにしてクロツク信号の全振幅が各トラン
ジスタ４８，７０を通過することができる。

導線３８の信号が地電位にあるとき
は、トランジスタ６４は、そのゲート電圧がＶ_cc
であるから接続点６０をＶ_cc−１スレシヨールド
電圧Ｖ_Tにする。導線３８の信号の正に
なる転移を受けるときは、接続点６０はコンデン
サ７２により容量的に約5Vに昇圧する。

接続点６０の増加した電圧により、導線３６に
おけるクロツク信号が地電位にある間に接続点５
４の電圧を高める。次でクロツク信号が5Vにな
ると、コンデンサ５２は接続点５４の電圧をさら
に高め、トランジスタ５６を経て回路接続点４２
の電圧を高める。この場合トランジスタ６２の導
通により接続点６０の電圧が増す。この動作サイ
クルが反復してクロツク信号により各接続点６
０，５４，４２の電圧が増し続ける。この過程
は、回路接続点４２が所望の電圧に達したとき
に、又はＶ_pp＋〔Ｖ_cc−Ｖ_T〕の最高電圧に達した
ときに終る。

回路３４内の若干のトランジスタは正規の5V
の動作供給電圧以上の電圧状態を受ける。各トラ
ンジスタのソース端子の電圧が上昇するに伴い、
前記したボデイ効果により各トランジスタのＶ_T
が増す。しかし回路３４は、各トランジスタのＶ
_Tが供給電圧より低い間は、回路接続点４２の電
圧を限度に向い高める。第１図に示した従来の回
路１０では各トランジスタのＶ_Tは、前記したよ
うに回路接続点４２の電圧を高めるのに供給電圧
の1/2を越えることはできない。すなわち回路３
４はボデイ効果に基づくＶ_Tの増加に対しはるか
に大きい公差を持つ。この場合回路３４の製造に
は処理上の要求が第１図に示した回路１０に対す
るよりもはるかに厳密でなくなる。

次に第２図に示した回路３４の操作例を述べ
る。１例では供給電圧Ｖ_ccは5.0Vであり、高電圧
ポンプ信号Ｖ_ppは20Vである。各トランジスタの
Ｖ_Tは、これ等のトランジスタの各端子が5Vより
低いときは2Vになり、又端子の２つが5Vより高
い電圧にあるときは4Vになるものとする。この
近似は本回路の動作を理解するのに有用である。
実際の結合は幾分低いが、完全な容量性結合を仮
定する。

回路接続点４２を選定するときは、接続点４２
はデコーダ４４により少くとも供給電圧から本回
路のスレシヨールド電圧を差引いた電圧に給電す
る。この例では初めに3Vに給電する。3Vの準位
はトランジスタ６４により線続点６０に伝わる。

逆クロツク信号が０から5Vの状態に転移する
と、コンデンサ７２を構成するトランジスタのソ
ース端子及びドレイン端子は5Vに増圧され接続
点６０の電圧を3Vから8Vに容量的に結合し、コ
ンデンサ７２を構成するトランジスタのソース端
子及びドレイン端子を全5.0V準位に駆動する。

接続点６０の8Vの準位によりトランジスタ７
０は、接続点６０がトランジスタ７０のソース端
子より正の2V以上に留まるので切替過渡状態を
通じて導通状態のままになる。接続点６０の8V
の準位により、トランジスタ５８の仮定した
4.0VのＶ_Tによつて接続点５４の電圧を4Vに駆動
する。トランジスタ５８に対する4.0VのＶ_Tの選
択は前記の仮定したＶ_Tの準位には無関係であ
る。この時間中にクロツク信号は0Vでありコン
デンサ５２に4Vまで給電する。

クロツク信号が０から5Vに転移すると、トラ
ンジスタ４８のゲート端子は8Vに増圧され、コ
ンデンサ５２のソース端子及びドレイン端子を
5Vに駆動し接続点５４を9Vに駆動する。この9V
により、トランジスタ５６の導電によつて回路接
続点４２に5Vの準位を生じ又トランジスタ６２
の導通によつて接続点６０に5Vの準位を生ず
る。

次で逆クロツク信号が０から5Vに転移すると
きは、接続点６０は５から10Vに駆動される。接
続点６０の10Vの準位により、導線３６のクロツ
ク信号が0Vにある間に接続点５４に6Vの準位を
生じコンデンサ５２に6Vまで給電する。

クロツク信号がふたたび０から5Vに転移する
ときは、接続点５４の電圧が６から11Vに駆動さ
れ、回路接続点４２の電圧を7Vに高める。この
場合又接続点６０に7Vの準位を生じ、この間に
逆クロツク信号は地電位にある。

逆クロツク信号が０から5Vに転移するとき
は、接続点６０は７から12Vに駆動され、これに
よりクロツク信号が0Vにある間に接続点５４に
8Vが生ずるようになる。

クロツク信号がふたたび０から5Vに転位する
ときは、接続点５４は８から13Vに駆動され回路
接続点４２の電圧が9Vに増すようになる。接続
点６０は又9Vに駆動される。

０から5Vへの逆クロツク信号の転移後に接続
点６０は14Vに給電され接続点６０に14Vに給電
して接続点５４を10Vに駆動する。

以上述べた所から明らかなように回路接続点４
２の電圧は、付加的クロツクパルス及び逆クロツ
クパルスを受けるに伴い徐徐に増す。又第２図の
回路３４は各高電圧トランジスタのスレシヨール
ド電圧が供給電圧の1/2を越えても動作を止めな
いのは明らかである。回路３４は実際上、回路３
４の各トランジスタのＶ_Tが供給電圧を越えない
間は回路接続点４２に最高電圧まで給電する。

前記した各トランジスタは断らない限りはＮチ
ヤネルエンハンスメント型MOSトランジスタで
ある。しかしＰチヤネルトランジスタでも同等の
回路を作ることができる。

回路３４の１変型では各コンデンサ５２，７２
はトランジスタの代りに実際のコンデンサでもよ
い。別の変型ではコンデンサ５２，７２を構成す
るトランジスタのどちらか一方又は両方はそのソ
ース端子又はドレイン端子の一方が開いていても
よい。

本発明のなお別の変型では各トランジスタ４
８，５０を省いて導線３６をこの場合スイツチコ
ンデンサでなければならないコンデンサ５２に直
接続してもよい。トランジスタ７０も又省いて導
線３８を同様にスイツチコンデンサでなければな
らないコンデンサ７２に直接接続してもよい。

本発明の好適とする実施例ではCLOCK信号及
び信号は互に逆である。しかし回路３４
の適正な動作のためにはCLOCK信号及び
信号は、全サイクルの一部分中に
CLOCK信号が高い電圧状態にあり又信
号が低い電圧状態にあり、そして反復サイクルの
第２の部分中にCLOCK信号が低い電圧状態にあ
り又信号が高い電圧状態にあるという要
求に適合さえすればよい。両信号が同時に低い電
圧状態又は高い電圧状態であつても許容できる。

以上本発明をその実施例について詳細に説明し
たが本発明はなおその精神を逸脱しないで種種の
変化変型を行うことができるのはもちろんであ
る。

【図面の簡単な説明】

第１図は高電圧信号を回路接続点に送る作用を
する従来の回路の電気配線図、第２図は、高電圧
信号を選定した回路接続点に送り、選定してない
回路接続点に対し給電ポンプ回路に高いインピー
ダンスを与え、選定してない動的ロード回路から
各クロツク信号を隔離し、比較的広い範囲の動作
できるMOSトランジスタスレシヨールド電圧を
生じ処理上の制限を減らす作用をする本発明動的
ロード回路の１実施例の電気配線図である。３４……動的ロード回路、４２……回路接続
点、５０……隔離トランジスタ、５２……コンデ
ンサ、５４……第１接続点、５６，５８……トラ
ンジスタ、６０……第２接続点、６２，６４……
トランジスタ、７０……隔離トランジスタ、７２
……コンデンサ。

Claims

【特許請求の範囲】１回路接続点４２に高電圧信号を生ずる動的ロ
ード回路であつて、 (イ) クロツク信号を第１の接続点５４に結合する
第１のスイツチコンデンサ型容量性装置４８，
５２，５０と、 (ロ) 前記クロツク信号の逆信号を第２の接続点６
０に結合する第２のスイツチコンデンサ型容量
性装置７０，７２と、 (ハ) 前記第１接続点に接続したゲート端子及びド
レイン端子と前記回路接続点に接続したソース
端子とを持つ第１のトランジスタ５６と、 (ニ) 前記第２接続点に接続したゲート端子と前記
の第１接続点及び高電圧入力信号接続点４０の
間に接続したソース端子及びドレイン端子とを
持つ第２のトランジスタ５８と、 (ホ) 前記回路接続点の電圧状態を前記第２接続点
に結合する装置６２，６４とを含んで成る前記動的ロード回路。２第１のスイツチコンデンサ型容量性装置(イ)と
して、 (a) クロツク信号を受けるように接続したドレイ
ン端子を持つ第３のトランジスタ４８と、 (b) この第３トランジスタのソース端子に接続し
たソース端子及びドレイン端子と第１の接続点
に接続したゲート端子とを持つ第４のトランジ
スタ５２と、 (c) 電力端子に接続したゲート端子と前記第３ト
ランジスタゲート端子及び回路接続点の間に接
続したソース端子及びドレイン端子とを持つ第
５のトランジスタ５０とから構成したものを含む前項１に記載の動的ロー
ド回路。３第２のスイツチコンデンサ型容量性装置(ロ)と
して、 (a) 逆クロツク信号を受けるように接続したドレ
イン端子と第２の接続点に接続したゲート端子
とを持つ第６のトランジスタ７０と、 (b) この第６トランジスタのソース端子に接続し
たソース端子及びドレイン端子と前記第２接続
点に接続したゲート端子とを持つ第７のトラン
ジスタ７２とから構成したものを含む前項１に記載の動的ロー
ド回路。４回路接続点の電圧状態を第２の接続点に結合
する装置(ホ)として、第１の接続点に接続したゲー
ト端子と前記の回路接続点及び第２接続点の間に
接続したソース端子及びドレイン端子とを持つ第
８のトランジスタ６２を含んで成る前項１に記載
の動的ロード回路。５回路接続点の電圧状態を第２の接続点に結合
する装置(ホ)として、電力端子に接続したゲート端
子と前記の回路接続点及び第２接続点の間に接続
したソース端子及びドレイン端子とを持つ第９の
トランジスタ６４を含んで成る前項１に記載の動
的ロード回路。６回路接続点の電圧状態を第２の接続点に結合
する装置(ホ)として、 (a) 第１の接続点に接続したゲート端子と前記の
回路接続点及び第２接続点の間に接続したソー
ス端子及びドレイン端子とを持つ第８のトラン
ジスタ６２と、 (b) 電力端子に接続したゲート端子と前記の回路
接続点及び第２接続点の間に接続したソース端
子及びドレイン端子とを持つ第９のトランジス
タ６４とを含んで成る前項１に記載の動的ロード回路。７回路接続点４２に高電圧信号を生ずる動的ロ
ード回路であつて、 (a) クロツク信号を受けるように接続したドレイ
ン端子を持つ第３のトランジスタ４８と、 (b) この第３トランジスタのソース端子に接続し
たドレイン端子及びソース端子と第１の接続点
５４に接続したゲート端子とを持つ第４のトラ
ンジスタ５２と、 (c) 前記の回路接続点及び第３トランジスタゲー
ト端子の間に接続したドレイン端子及びソース
端子と電力端子に接続したゲート端子とを持つ
第５のトランジスタ５０と、 (d) 前記第１接続点に接続したドレイン端子及び
ゲート端子と前記回路接続点に接続したソース
端子とを持つ第１のトランジスタ５６と、 (e) 前記回路接続点及び第２接続点６０の間に接
続したドレイン端子及びソース端子と前記電力
端子に接続したゲート端子とを持つ第９のトラ
ンジスタ６４と、 (f) 前記の回路接続点及び第２接続点の間に接続
したドレイン端子及びソース端子と前記第１接
続点に接続したゲート端子とを持つ第８のトラ
ンジスタ６２と、 (g) 前記クロツク信号の逆信号を受けるように接
続したドレイン端子と前記第２接続点に接続し
たゲート端子とを持つ第６のトランジスタ７０
と、 (h) この第６トランジスタのソース端子に接続し
たドレイン端子及びソース端子と前記第２接続
点に接続したゲート端子とを持つ第７のトラン
ジスタ７２と、 (i) 前記第１接続点及び高電圧入力信号接続点４
０の間に接続したソース端子及びドレイン端子
と前記第２接続点に接続したゲート端子とを持
つ第２のトランジスタ５８とを含んで成る、前項１に記載の動的ロード回路。