JPS6237959A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6237959A
JPS6237959A JP60177316A JP17731685A JPS6237959A JP S6237959 A JPS6237959 A JP S6237959A JP 60177316 A JP60177316 A JP 60177316A JP 17731685 A JP17731685 A JP 17731685A JP S6237959 A JPS6237959 A JP S6237959A
Authority
JP
Japan
Prior art keywords
well
channel
oxide film
type
well type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60177316A
Other languages
English (en)
Other versions
JPH0680800B2 (ja
Inventor
Masataka Shinguu
新宮　正孝
Masamitsu Nakai
仲井　雅光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60177316A priority Critical patent/JPH0680800B2/ja
Publication of JPS6237959A publication Critical patent/JPS6237959A/ja
Publication of JPH0680800B2 publication Critical patent/JPH0680800B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8314—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having gate insulating layers with different properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/857—Complementary IGFETs, e.g. CMOS comprising an N-type well but not a P-type well
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/858—Complementary IGFETs, e.g. CMOS comprising a P-type well but not an N-type well

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 半導体装置の製造方法に関するもので、特に相補型ＭＯ
ＳＦＥＴに関するものである。
［Ｉ！要］ この発明は、Ｐウェル方式で設計されたＣＭＯＳ回路パ
ターンとＮウェル方式のＣＭＯＳ回路パターンとを、各
々のパターンサイズと特性を変えることなく相互に変換
するために、Ｐウェル方式のＣＭＯＳ回路パターンのＮ
チャンネルＭＯＳＦＥＴのゲート酸化膜をより厚く、Ｐ
チャンネルＭＯＳＦＥＴのゲートをより薄く、Ｐチャン
ネルＭＯＳＦＥＴのゲート酸化膜をより厚くするもので
ある。
［従来の技術］ 相補型半導体回路においては素子の電気的分離にウェル
を使用するのが通常である。
Ｐ型かＮ型かのどちらかの基板を使用してそれとは逆導
電型の深い拡散を行ってウェルを形成する。
Ｎ型基板を使ってＰウェル型にするか、Ｐ型基板を使っ
てＮウェル型にするかは重要な問題である。
どちらを選択するかは総合的に考えなければならないが
、ＮチャンネルあるいはＰチャンネルのどちらの特性を
優先させるかや、全体のチップサイズを小さくする事や
、あるいは、特殊なデバイスを搭載する必要がないかな
どを考慮して決められる。
ＰウェルＣＭＯＳはＮウェルＣＭＯ３に比較して製造工
程が簡単であり、また工業としての経験も豊富で確立さ
れたプロセスと言える。
［解決しようとする問題点］ 基板にウェルを形成するとウェルの表面濃度は基板の表
面濃度よりも高くなってしまう。また、ＭＯＳＦＥＴの
電流特性は表面濃度の低い方が良好であるが、その理由
は電子あるいは正孔の移動度が、不純物が高くなる程、
小さくなるからである。
更に、電子の移動度は不純物濃度が同じであるとすると
、正孔のそれより大きいのが通常である。従ってＮ型基
板にＰウェルを形成した方が、Ｐ型基板にＮウェルを形
成する場合よりも、Ｎチャンネル、Ｐチャンネルのバラ
ンスがとれ、この点を考えると、Ｐウェル方式の方が使
いやすい。しかし特にＮチャンネルＭＯＳＦＥＴの特性
を上げて使いたい場合とかＥＦＲＯＭの様な特殊なデバ
イスを搭載したい場合などにＮウェル方式が採用される
。Ｐウェル方式を取るにせよ、Ｎウェル方式にせよ、ト
ランジスタのディメンジョンを駆動する負荷に応じて設
計すれば、どちらを採用しても、通常の回路は構成でき
る。
ところがＰウェルで設計した回路とＮウェルで“設計し
た回路を１つのチップに合わせたい場合がある。たとえ
ば、Ｐウェルで構成した、マイクロコンピュータ−とＮ
ウェルで構成した周辺ＣＭＯ９ＥＰＲＯＭをｌチップに
まとめる様な場合である。このような場合Ｐウェル方式
とＮウェル方式なので、そのまま合成する事ができない
。
Ｐウェル方式で設計されたトランジスタをＮウェル方式
に変えるとＮチャンネルＭＯＳＦＥＴについては経が大
きくなり、逆にＰチャンネル間Ｏ３ＦＥＴについてはｋ
が小さくなる。これを補正するには、Ｗ／Ｌの比を変え
なければならない。
しかしＷを変えるにはトランジスタの大きさ自体を変え
なければならず、全面的設計変更になり大変な作業にな
る。
Ｅ問題を解決するための手段］ ＮチャンネルＭＯＳＦＥＴのゲート酸化膜をより厚く、
Ｐチャンネル側のゲート酸化膜をより薄くすることによ
って、Ｐウェル方式のＣＭＯ３回路パターンをＮウェル
方式のＣＭＯ３回路にトランジスタの大きさと特性を変
化させずに変更させる。
［作　用］ ＭＯＳ　ＦＥＴの特性はドレイン電流■。で評価するこ
とができ、そのドレイン電流Ｉ。は（１）式で表わされ
る。
そしてドレイン電流■。は（１）式の係数と表すことが
できる。
なお、 εｏ！：ゲート絶縁膜の誘電率 Ｔｏ菫：ゲート絶縁膜厚 Ｖ　：ゲート電圧　　　　Ｖ。ニドレイン電圧ｖ、二闇
値電圧　　　　　舊：移動度 Ｗ：ゲート幅　　　　　Ｌ：ゲート酸化膜である。
Ｐウェル方式で設計されたトランジスタをＮウェル方式
に変える時、トランジスタの大きさを変えないで、即ち
ゲート幅Ｗを変えないでゲート長りだけで補正しようと
する場合、Ｐチャンネルのトランジスタのゲート長を短
くしたり、Ｎチャンネルトランジスタのゲート長を長く
したりする方法があるが、これには限界がある。
ゲート長を短くしすぎるとパンチスルーが問題になり、
長くしすぎると隣りのゲート電極パターンとの間隔が狭
くなり、パターニングが難しくなる。
本発明はこれを解決するために（１）式でＴｏｘを変え
る事によって、元のＰウェルでのＩＤ値になる様にする
ものである。つまり、この場合はＰチャンネルトランジ
スタ側のＴｏｘＱＮチャンネル側よりも薄くすることに
よってこれを実現する。
［実施例１ 第２図にはＰウェル方式のＣＭＯＳ回路パターンを単純
化した要素のみが示されている。Ｎ型基板１内にＰウェ
ル６を形成し、そのウェル内にＮチャンネルＭＯＳＦＥ
Ｔを設け、Ｎ基板ｌ内にＰ−ＭＯＳ　ＦＥＴを設ける。
このＰウェル方式のＣＭＯＳ回路パターンをＮウェル方
式に変換したものが、第１図に示される０Ｍ０３回路で
ある。ここには複雑な０Ｍ０３回路の組み合わせを単純
化して、ＣＭＯＳ回路の要素のみが示されている。第２
図のＰウェル方式の０Ｍ０３回路を形成する各トランジ
スタとほぼ同一の特性（同一のβ）を実現するため番乙
Ｎウェル方式の０Ｍ０３回路における各トランジスタの
ゲート酸化膜厚は変更されている。
第１図のＮ−ＭＯＳＦＥＴのゲート酸化膜厚を第２図の
Ｎ−ＭＯＳＦＥＴのそれよりも厚くすることによって第
２図のＮ−ＭＯＳＦＥＴとほぼ同一のβを実現すること
ができた。
一方、第１図のＰ−ＭＯＳＦＥＴのゲート酸化膜厚を第
２図のＰ−ＭＯＳＦＥＴのそれより薄くするすることに
よって第２図のＰ−ＭＯＳＦＥＴとほぼ同一のβを実現
することができた。このようにして、ＮチャンネルＭＯ
ＳＦＥＴのゲート酸化膜厚をより厚く、ＰチャンネルＭ
Ｏ３ＦＥＴのゲート酸化膜厚をより薄くすることにより
、Ｐウェル方式で設計された０Ｍ０３回路なＮウェル方
式の０Ｍ０３回路に簡単に変更することが〒きる。なお
、この実施例のＰとＮを逆にした関係に於ても、この発
明が実施できることは言うまでもない。
［発明の効果］ Ｎチャンネル側、Ｐチャンネル側のゲート酸化膜圧を独
立に設定することにより、Ｐウェル方式の０Ｍ０３回路
で設計された回路をＮウェル方式のＣＭＯＳ回路プロセ
スで製造することができ、バンチスルーやパターニング
の問題を起すことなくＰウェル方式で設計された回路と
全く同じ大きさでかつほぼ同じ特性を得る事ができる。
【図面の簡単な説明】
第１図は本発明の方法により変換されたＮウェル方式の
ＣＭＯＳ回路の一要素を示す図である。 第２図は本発明の方法により変換されたＰウェル方式の
０Ｍ０３回路の一要素を示す図である。

Claims (1)

    【特許請求の範囲】
  1. Ｐウェル方式のＣＭＯＳ回路パターンのＮチャンネルＭ
    ＯＳＦＥＴのゲート酸化膜をより厚く、ＰチャンネルＭ
    ＯＳＦＥＴのゲート酸化膜をより薄くすることによって
    、もしくはＮウェル方式のＣＭＯＳ回路パターンのＮチ
    ャンネルＭＯＳＦＥＴのゲート酸化膜をより薄く、Ｐチ
    ャンネルＭＯＳＦＥＴのゲート酸化膜をより厚くするこ
    とによって上記Ｐウェル方式のＣＭＯＳ回路パターンと
    上記Ｎウェル方式のＣＭＯＳ回路パターンと上記Ｎウェ
    ル方式のＣＭＯＳ回路パターンとを相互に変換する方法
    。
JP60177316A 1985-08-12 1985-08-12 半導体装置の製造方法 Expired - Lifetime JPH0680800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60177316A JPH0680800B2 (ja) 1985-08-12 1985-08-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60177316A JPH0680800B2 (ja) 1985-08-12 1985-08-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6237959A true JPS6237959A (ja) 1987-02-18
JPH0680800B2 JPH0680800B2 (ja) 1994-10-12

Family

ID=16028851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60177316A Expired - Lifetime JPH0680800B2 (ja) 1985-08-12 1985-08-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0680800B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818819A1 (en) * 1996-07-12 1998-01-14 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
US5866445A (en) * 1997-07-11 1999-02-02 Texas Instruments Incorporated High density CMOS circuit with split gate oxide
JP2008022022A (ja) * 2004-03-30 2008-01-31 Denso Corp 縦型ホール素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818819A1 (en) * 1996-07-12 1998-01-14 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
US5866445A (en) * 1997-07-11 1999-02-02 Texas Instruments Incorporated High density CMOS circuit with split gate oxide
JP2008022022A (ja) * 2004-03-30 2008-01-31 Denso Corp 縦型ホール素子およびその製造方法

Also Published As

Publication number Publication date
JPH0680800B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
US6307238B1 (en) Methods of forming field effect transistors and field effect transistor circuitry
KR920006752B1 (ko) 반도체 장치
US4178605A (en) Complementary MOS inverter structure
JP2000286346A (ja) 半導体装置およびその製造方法
JP3282375B2 (ja) 相補型絶縁ゲート電界効果トランジスタ
JP2005072566A (ja) 半導体装置
JPH05206470A (ja) 絶縁ゲート型電界効果トランジスタ
JPH05110083A (ja) 電界効果トランジスタ
JPH0653497A (ja) 入出力保護回路を備えた半導体装置
US7138311B2 (en) Semiconductor integrated circuit device and manufacture method therefore
JPS6237959A (ja) 半導体装置の製造方法
US6121643A (en) Semiconductor device having a group of high performance transistors and method of manufacture thereof
JPS58170047A (ja) 半導体装置
JPS6235667A (ja) 半導体装置の製造方法
JP3424694B2 (ja) 高耐圧絶縁ゲート型電界効果トランジスタ及び半導体集積回路装置
JP2002261273A (ja) 半導体装置、基準電圧発生回路及び電源回路
JPH08293598A (ja) 半導体装置とその製造方法
JPS62262462A (ja) 半導体装置
JP2000012841A (ja) 半導体装置
KR980012115A (ko) 분리된 게이트 옥사이드를 가지는 고집적 cmos 회로 및 그 제조 방법
JP2956181B2 (ja) 抵抗素子を有する半導体装置
JPH0287568A (ja) 半導体装置の製造方法
JP2728424B2 (ja) 半導体集積回路装置
JP3316425B2 (ja) 半導体集積回路とその製造方法
JPH02201964A (ja) Ｍｏｓ型トランジスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term