JPS6238366Y2 - - Google Patents
Info
- Publication number
- JPS6238366Y2 JPS6238366Y2 JP1981165024U JP16502481U JPS6238366Y2 JP S6238366 Y2 JPS6238366 Y2 JP S6238366Y2 JP 1981165024 U JP1981165024 U JP 1981165024U JP 16502481 U JP16502481 U JP 16502481U JP S6238366 Y2 JPS6238366 Y2 JP S6238366Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- receiver
- stereo
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Noise Elimination (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【考案の詳細な説明】
本考案はステレオ受信機のブレンド回路に関
し、特にブレンド回路のスイツチのオン又はオフ
時においてノイズが生ずるのを回避し、且つ1系
統の制御電圧で適切にオンオフ制御ができるよう
にしたものである。
し、特にブレンド回路のスイツチのオン又はオフ
時においてノイズが生ずるのを回避し、且つ1系
統の制御電圧で適切にオンオフ制御ができるよう
にしたものである。
ブレンド回路を有するステレオ受信機は第1図
のように構成される。これを簡単に説明すると、
1はアンテナ、2はフロントエンド回路、3は中
間周波増幅回路、4は検波回路、5はステレオ復
調回路、6L及び6Rは左信号及び右信号の伝送
路、7L及び7Rは夫々これら伝送路内に挿入さ
れたローパスフイルタ、8L及び8Rは夫夫増幅
回路、9L及び9Rは夫々スピーカである。又1
0は制御回路であり、本列ではいわゆるマイクロ
(パーソナル)コンピユータより構成されてい
る。一般的にマイクロコンピユータ10の制御信
号としては例えば+5Vの正極性電位の信号S1
と、接地電位の信号S2とが使用される。11はフ
エイズロツクドループであつて、コンピユータ1
0からの指令によりフロントエンド回路2内の同
調周波数を決めるようになされている。12はい
わゆるブレンド回路であつて、これもコンピユー
タ10からの指令により操作される。このブレン
ド回路12は一般的にはスイツチング素子13
と、ブレンド素子14とが直列に接続されて構成
され、スイツチング素子13のオンによつて、左
信号及び右信号が、ブレンド素子14によつて決
まる特性をもつて混合される。よつてステレオ受
信時、ノイズが比較的多い場合に主として高域成
分をミツクスすることによつて、ステレオ感を残
した状態でSNの比較的良好なステレオ受信をな
し得るようにしている。
のように構成される。これを簡単に説明すると、
1はアンテナ、2はフロントエンド回路、3は中
間周波増幅回路、4は検波回路、5はステレオ復
調回路、6L及び6Rは左信号及び右信号の伝送
路、7L及び7Rは夫々これら伝送路内に挿入さ
れたローパスフイルタ、8L及び8Rは夫夫増幅
回路、9L及び9Rは夫々スピーカである。又1
0は制御回路であり、本列ではいわゆるマイクロ
(パーソナル)コンピユータより構成されてい
る。一般的にマイクロコンピユータ10の制御信
号としては例えば+5Vの正極性電位の信号S1
と、接地電位の信号S2とが使用される。11はフ
エイズロツクドループであつて、コンピユータ1
0からの指令によりフロントエンド回路2内の同
調周波数を決めるようになされている。12はい
わゆるブレンド回路であつて、これもコンピユー
タ10からの指令により操作される。このブレン
ド回路12は一般的にはスイツチング素子13
と、ブレンド素子14とが直列に接続されて構成
され、スイツチング素子13のオンによつて、左
信号及び右信号が、ブレンド素子14によつて決
まる特性をもつて混合される。よつてステレオ受
信時、ノイズが比較的多い場合に主として高域成
分をミツクスすることによつて、ステレオ感を残
した状態でSNの比較的良好なステレオ受信をな
し得るようにしている。
ブレンド回路12としては、従来第2図に示す
回路が知られている。即ちスイツチング素子13
としてPNPトランジスタ13aとNPNトランジ
スタ13bとを直列に接続し、夫々のベースに即
ち端子15a及び15bより例えば−5Vの負極
性電圧と+5Vの正極性電圧とを与えることによ
り両者13a,13bを共にオンされ、即ち左信
号及び右信号を所定の特性をもつてブレンドさ
せ、上述したトランジスタ13a,13bのベー
スに+5V及び−5Vの電圧を与えることにより、
両者13a,13bを夫々オフさせ、左右の両信
号を分離するようにしている。ブレンド素子14
は本例ではコンデンサ14aと抵抗器14bとを
並列に接続している。
回路が知られている。即ちスイツチング素子13
としてPNPトランジスタ13aとNPNトランジ
スタ13bとを直列に接続し、夫々のベースに即
ち端子15a及び15bより例えば−5Vの負極
性電圧と+5Vの正極性電圧とを与えることによ
り両者13a,13bを共にオンされ、即ち左信
号及び右信号を所定の特性をもつてブレンドさ
せ、上述したトランジスタ13a,13bのベー
スに+5V及び−5Vの電圧を与えることにより、
両者13a,13bを夫々オフさせ、左右の両信
号を分離するようにしている。ブレンド素子14
は本例ではコンデンサ14aと抵抗器14bとを
並列に接続している。
このように左右の信号をブレンドする場合に
は、左右信号の伝送路6L,6Rが直流的に0V
のレベルである点において上述したブレンド回路
12が接続される。これは、スイツチング素子1
3のオン又はオフによつて左又は右或いは両者の
伝送路の直流レベルが変更し、これにもとずいて
ノイズが生ずるのを回避する為である。
は、左右信号の伝送路6L,6Rが直流的に0V
のレベルである点において上述したブレンド回路
12が接続される。これは、スイツチング素子1
3のオン又はオフによつて左又は右或いは両者の
伝送路の直流レベルが変更し、これにもとずいて
ノイズが生ずるのを回避する為である。
ところが第2図に示す回路では、トランジスタ
13a及び13bのオン時に、これらのベースに
供給する電流が伝送路6L又は6R或いは両者に
流れ込み、これら伝送路の直流レベルが変更する
おそれがある。即ちスイツチング素子13のオン
又はオフによりノイズが生ずるおそれがある。更
に+5V及び−5Vの2系統の制御電圧を必要とす
る欠点がある。
13a及び13bのオン時に、これらのベースに
供給する電流が伝送路6L又は6R或いは両者に
流れ込み、これら伝送路の直流レベルが変更する
おそれがある。即ちスイツチング素子13のオン
又はオフによりノイズが生ずるおそれがある。更
に+5V及び−5Vの2系統の制御電圧を必要とす
る欠点がある。
本考案はこのような欠点を回避したものであつ
て、以下、第3図について本考案によるステレオ
受信機のブレンド回路について説明する。尚、第
2図との対応部分には同一符号を附してその説明
を省略する。
て、以下、第3図について本考案によるステレオ
受信機のブレンド回路について説明する。尚、第
2図との対応部分には同一符号を附してその説明
を省略する。
本考案においては、スイツチング素子13とし
て電界効果トランジスタ(以下FETと云う)を
使用し、更にPNPトランジスタ16を設けて、こ
れによりFET13を制御するようになすもので
ある。即ち17は制御信号の入力端子であつて、
これはダイオード18−抵抗器19を通じてPNP
トランジスタ16のベースに接続されており、こ
のトランジスタ16のエミツタが接地され、コレ
クタが抵抗器20を通じて例えば−5Vの負極性
電源21(図においては電源ラインで示す)に接
続されると共に抵抗器23を通じてFET13の
ゲートに接続されている。又トランジスタ16の
ベースが抵抗器22を通じて負極性電源ライン2
1に接続されている。尚−5Vの負極性電源ライ
ン21は、ラジオ受信機それ自体の電源によるも
のであり、一方+5Vの制御電圧は、マイクロ
(パーソナル)コンピユータにおいて通常、その
制御電圧として使用されている電源からのもので
ある。尚コンピユータの接地と、ラジオ受信機の
接地とは互に電気的に接続されているものとす
る。
て電界効果トランジスタ(以下FETと云う)を
使用し、更にPNPトランジスタ16を設けて、こ
れによりFET13を制御するようになすもので
ある。即ち17は制御信号の入力端子であつて、
これはダイオード18−抵抗器19を通じてPNP
トランジスタ16のベースに接続されており、こ
のトランジスタ16のエミツタが接地され、コレ
クタが抵抗器20を通じて例えば−5Vの負極性
電源21(図においては電源ラインで示す)に接
続されると共に抵抗器23を通じてFET13の
ゲートに接続されている。又トランジスタ16の
ベースが抵抗器22を通じて負極性電源ライン2
1に接続されている。尚−5Vの負極性電源ライ
ン21は、ラジオ受信機それ自体の電源によるも
のであり、一方+5Vの制御電圧は、マイクロ
(パーソナル)コンピユータにおいて通常、その
制御電圧として使用されている電源からのもので
ある。尚コンピユータの接地と、ラジオ受信機の
接地とは互に電気的に接続されているものとす
る。
このような構成による動作を説明する。今、端
子17にコンピユータより+5Vの制御電圧を印
加したときは、ダイオード18−抵抗器19−2
2を通じて電流が流れ、PNPトランジスタ16の
ベースの電位がそのエミツタ電位(接地電位)よ
り高くなるように上昇する。これによりトランジ
スタ16はオフ(不導通)となり、そのコレクタ
電位が−5VとなつてこれがFET13のゲートに
印加される。よつてこのFET13はオフし、左
右信号の伝送路6L及び6Rは電気的に分離され
る。
子17にコンピユータより+5Vの制御電圧を印
加したときは、ダイオード18−抵抗器19−2
2を通じて電流が流れ、PNPトランジスタ16の
ベースの電位がそのエミツタ電位(接地電位)よ
り高くなるように上昇する。これによりトランジ
スタ16はオフ(不導通)となり、そのコレクタ
電位が−5VとなつてこれがFET13のゲートに
印加される。よつてこのFET13はオフし、左
右信号の伝送路6L及び6Rは電気的に分離され
る。
次に端子17に0Vの制御電圧を印加(普通に
は接地)すると、上述の場合に比してトランジス
タ16のベース電位は低下し、即ちエミツタ電位
(接地電位)より低下してこのトランジスタ16
がオン(導通する)。これに基ずきFET13のゲ
ートが接地電位となつてこれがオンし、即ちブレ
ンド素子14を通じて両伝送路6L及び6Rが電
気的に連結され、即ち左及び右信号のブレンドの
動作をなす。
は接地)すると、上述の場合に比してトランジス
タ16のベース電位は低下し、即ちエミツタ電位
(接地電位)より低下してこのトランジスタ16
がオン(導通する)。これに基ずきFET13のゲ
ートが接地電位となつてこれがオンし、即ちブレ
ンド素子14を通じて両伝送路6L及び6Rが電
気的に連結され、即ち左及び右信号のブレンドの
動作をなす。
以上説明したように本考案によるときは、端子
17に対して+5Vの電位を与えるか、又はこれ
を接地するかにより即ちスイツチング信号を与え
ることにより、所期の目的を達成することがで
き、即ち1系統の電源があれば充分であり、しか
も+5Vの如く正極性電圧で制御できるので、上
述したようにマイクロコンピユータによつて容易
に制御をすることができる特徴を有する。又
FET13によるスイツチングであるので、これ
をオン又はオフしたときに発生し勝ちなノイズを
皆無とすることができる。特に、FET13は、
ゲートが0Vでオンするので、このとき制御電圧
源より伝送路6L又は6Rに電流が流れ込むおそ
れがなく、即ちノイズの発生を確実に回避でき
る。更にFETはゲートに対する電圧制御(トラ
ンジスタはベース電流による電流制御)であるか
ら歪率の変化も極めて少ない等の特徴を有するも
のである。
17に対して+5Vの電位を与えるか、又はこれ
を接地するかにより即ちスイツチング信号を与え
ることにより、所期の目的を達成することがで
き、即ち1系統の電源があれば充分であり、しか
も+5Vの如く正極性電圧で制御できるので、上
述したようにマイクロコンピユータによつて容易
に制御をすることができる特徴を有する。又
FET13によるスイツチングであるので、これ
をオン又はオフしたときに発生し勝ちなノイズを
皆無とすることができる。特に、FET13は、
ゲートが0Vでオンするので、このとき制御電圧
源より伝送路6L又は6Rに電流が流れ込むおそ
れがなく、即ちノイズの発生を確実に回避でき
る。更にFETはゲートに対する電圧制御(トラ
ンジスタはベース電流による電流制御)であるか
ら歪率の変化も極めて少ない等の特徴を有するも
のである。
第1図は本考案によるブレンド回路を使用し得
るラジオ受信機の一例を示すブロツク図、第2図
は従来のブレンド回路の一例を示す接続図、第3
図は本考案によるブレンド回路を示す接続図であ
る。 6L,6Rは左右信号の伝送路、13は電界効
果トランジスタ、14はブレンド素子、16は
PNPトランジスタ、17はスイツチング信号の入
力端子である。
るラジオ受信機の一例を示すブロツク図、第2図
は従来のブレンド回路の一例を示す接続図、第3
図は本考案によるブレンド回路を示す接続図であ
る。 6L,6Rは左右信号の伝送路、13は電界効
果トランジスタ、14はブレンド素子、16は
PNPトランジスタ、17はスイツチング信号の入
力端子である。
Claims (1)
- ステレオ復調回路よりの左信号及び右信号の伝
送路間に、電界効果トランジスタとブレンド素子
とを直列に接続し、上記電界効果トランジスタ
を、そのゲートにスイツチング信号を供給するこ
とによりオン又はオフさせるようにしたステレオ
受信機のブレンド回路において、マイクロコンピ
ユータから制御電圧として正極性電位又は接地電
位が印加されるスイツチング信号の入力端子と、
該入力端子にベースが接続されてなるPNPトラン
ジスタとを有し、該トランジスタのエミツタを接
地し、そのコレクタを上記電界効果トランジスタ
のゲートに接続すると共に、抵抗器を通じて受信
機の負極性電源に接続し、上記PNPトランジスタ
のベースを抵抗器を通じて上記受信機の負極性電
源に接続してなるステレオ受信機のブレンド回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16502481U JPS5871250U (ja) | 1981-11-05 | 1981-11-05 | ステレオ受信機のブレンド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16502481U JPS5871250U (ja) | 1981-11-05 | 1981-11-05 | ステレオ受信機のブレンド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5871250U JPS5871250U (ja) | 1983-05-14 |
| JPS6238366Y2 true JPS6238366Y2 (ja) | 1987-09-30 |
Family
ID=29957233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16502481U Granted JPS5871250U (ja) | 1981-11-05 | 1981-11-05 | ステレオ受信機のブレンド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871250U (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831780B2 (ja) * | 1975-07-09 | 1983-07-08 | ソニー株式会社 | Fm ジユシンキ |
| JPS5464408U (ja) * | 1978-10-09 | 1979-05-08 | ||
| JPS55121548U (ja) * | 1979-02-22 | 1980-08-28 |
-
1981
- 1981-11-05 JP JP16502481U patent/JPS5871250U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5871250U (ja) | 1983-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211718B1 (en) | Low voltage double balanced mixer | |
| US4663594A (en) | Electronic phase shifter circuit and method | |
| JPH0556049B2 (ja) | ||
| US6650883B1 (en) | Mixer with adjustable linearity | |
| JPH04230114A (ja) | チューナの範囲切換用回路装置 | |
| JPS6238366Y2 (ja) | ||
| US4178558A (en) | DC Level clamping circuit | |
| JPS6336564B2 (ja) | ||
| JPH0624318B2 (ja) | 信号結合装置 | |
| JP2689653B2 (ja) | 出力インピーダンス切換回路およびそれを用いた電気回路装置 | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JPH0413858Y2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| JPH0321086Y2 (ja) | ||
| JP3220008B2 (ja) | 衛星放送受信用dbsチューナ | |
| JPH0332110Y2 (ja) | ||
| JPH025061B2 (ja) | ||
| JPH06209237A (ja) | 記憶セル | |
| JPH0427229Y2 (ja) | ||
| JPH0533080Y2 (ja) | ||
| JPH0278317A (ja) | 信号切替回路 | |
| JPH0212735Y2 (ja) | ||
| JPS61144923A (ja) | 信号切替回路 | |
| JPH0347775B2 (ja) | ||
| JPS6322748Y2 (ja) |