JPS61144923A - 信号切替回路 - Google Patents
信号切替回路Info
- Publication number
- JPS61144923A JPS61144923A JP26614784A JP26614784A JPS61144923A JP S61144923 A JPS61144923 A JP S61144923A JP 26614784 A JP26614784 A JP 26614784A JP 26614784 A JP26614784 A JP 26614784A JP S61144923 A JPS61144923 A JP S61144923A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- circuit
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、クロストークを軽減した信号切替回路に関す
る。
る。
複数の信号系から任意の信号系の信号のみをとりだす信
号切替回路、において、前記信号系の信号の周波数が高
くなればなるほどクロストークの影響を無視出来なくな
る。t41図の様な信号切替回路において入力端子1及
び2に信号が入力され、連動して交互にオン、オフする
スイッチ回路4,5を介して出力端子3に信号が出力さ
れる。前記スイッチ回路4と前記他のスイッチ回路5は
連動しており、制御端子101 K入力される信号切替
コントロール信号により制御される。前記入力端子1及
び2にそれぞれ入力された信号を選択して択一的に前記
出力端子3に出力するものである。この従来の信号切替
回路にて1例えば前記入力端子1に入力された信号を前
記出力端子3より出力させる場合、前記スイッチ回路4
がオン、前記他のスイッチ回路5がオフと前記制御端子
101に入力する入力切替コントロール信号により制御
され前記入力端子2に入力された信号は遮断されるが、
前記スイッチ回路50入力、出力間の例えば浮遊静電容
量等を介して前記出力端子3に前記他の入力端子2に入
力された信号がもれて混入してクロストークが生じるお
それがある。前記クロストークは前記信号の周波数が高
(なれば前記浮遊静電容量等により増加する傾向がある
ため、前記第1図に示す信号切替回路を高周波信号に用
いる場合、大きな問題となる。信号切替回路のクロスト
ークに関し述べている発明の例として特開昭58−79
343号公報がある。前記発明は、第1図における前記
スイッチ回路4,5からの出力の交点に結合回路を用い
たものであり、前記結合回路に止りクロストークを除去
するものである。
号切替回路、において、前記信号系の信号の周波数が高
くなればなるほどクロストークの影響を無視出来なくな
る。t41図の様な信号切替回路において入力端子1及
び2に信号が入力され、連動して交互にオン、オフする
スイッチ回路4,5を介して出力端子3に信号が出力さ
れる。前記スイッチ回路4と前記他のスイッチ回路5は
連動しており、制御端子101 K入力される信号切替
コントロール信号により制御される。前記入力端子1及
び2にそれぞれ入力された信号を選択して択一的に前記
出力端子3に出力するものである。この従来の信号切替
回路にて1例えば前記入力端子1に入力された信号を前
記出力端子3より出力させる場合、前記スイッチ回路4
がオン、前記他のスイッチ回路5がオフと前記制御端子
101に入力する入力切替コントロール信号により制御
され前記入力端子2に入力された信号は遮断されるが、
前記スイッチ回路50入力、出力間の例えば浮遊静電容
量等を介して前記出力端子3に前記他の入力端子2に入
力された信号がもれて混入してクロストークが生じるお
それがある。前記クロストークは前記信号の周波数が高
(なれば前記浮遊静電容量等により増加する傾向がある
ため、前記第1図に示す信号切替回路を高周波信号に用
いる場合、大きな問題となる。信号切替回路のクロスト
ークに関し述べている発明の例として特開昭58−79
343号公報がある。前記発明は、第1図における前記
スイッチ回路4,5からの出力の交点に結合回路を用い
たものであり、前記結合回路に止りクロストークを除去
するものである。
前記スイッチ回路4,5の信号漏洩は、入力信号が低い
周波数の場合、極めて小さいが前記入力信号が高い周波
数の場合、前記低周波の場合に比較して増加する。また
前記スイッチ回路4゜5として接点間隔を広げて信号漏
洩を小さくできる機械的なものと異なり前記接点間を広
げられない能動素子な用いた場合に、前記結合回路を用
いても出力側にクロストークとして不要信号成分が表れ
る可能性を否定できないことがありうる。
周波数の場合、極めて小さいが前記入力信号が高い周波
数の場合、前記低周波の場合に比較して増加する。また
前記スイッチ回路4゜5として接点間隔を広げて信号漏
洩を小さくできる機械的なものと異なり前記接点間を広
げられない能動素子な用いた場合に、前記結合回路を用
いても出力側にクロストークとして不要信号成分が表れ
る可能性を否定できないことがありうる。
本発明の目的は、上記の欠点を解決し入力信号間のクロ
ストークが少ない複数の信号から特定の信号をとりだす
信号切替回路を提供することにある。
ストークが少ない複数の信号から特定の信号をとりだす
信号切替回路を提供することにある。
本発明は、信号切替回路において信号を切替える能動素
子を用いたスイッチ回路がオフしている場合のもれを前
記能動素子の制御により減少させることによりクロスト
ークの減少を得ることを特徴としている。
子を用いたスイッチ回路がオフしている場合のもれを前
記能動素子の制御により減少させることによりクロスト
ークの減少を得ることを特徴としている。
第2図に本発明の一実施例の回路を示す、第2図におい
て503はスイッチ回路4と連動したスイッチ回路、5
04はスイッチ回路5と連動したスイッチ回路、 6
、7 、513 、514は前記スイッチ回路4 、5
、503 、504の入出力間の浮遊静電容量、8,
9は前記スイッチ回路503゜504の出力端と前記ス
イッチ回路4,50入力端の間に接続されている電位制
御回路であり。
て503はスイッチ回路4と連動したスイッチ回路、5
04はスイッチ回路5と連動したスイッチ回路、 6
、7 、513 、514は前記スイッチ回路4 、5
、503 、504の入出力間の浮遊静電容量、8,
9は前記スイッチ回路503゜504の出力端と前記ス
イッチ回路4,50入力端の間に接続されている電位制
御回路であり。
201 、202は電位制御回路8,9のそれぞれの電
位印加端子、入力端子501及び502にはそれぞれ交
流の入力信号505 、506が重畳している同じ値を
もつ定電圧源507 、508が接続されている。また
第1図と同じ構成要素には、同符号を付してあろう以後
、ことわりがない限り、電位とは接地点からの電位を示
す5第2図においてスイッチ回路4 、5 、503
、504は能動素子を用いる。しかし前記能動素子を前
記スイッチ回路に用いる場合、能動素子のオン、オフに
よりスイッチ動作、叩ち導通、遮断を行うが(以後導通
をオン、遮断をオフと略する。)入力。
位印加端子、入力端子501及び502にはそれぞれ交
流の入力信号505 、506が重畳している同じ値を
もつ定電圧源507 、508が接続されている。また
第1図と同じ構成要素には、同符号を付してあろう以後
、ことわりがない限り、電位とは接地点からの電位を示
す5第2図においてスイッチ回路4 、5 、503
、504は能動素子を用いる。しかし前記能動素子を前
記スイッチ回路に用いる場合、能動素子のオン、オフに
よりスイッチ動作、叩ち導通、遮断を行うが(以後導通
をオン、遮断をオフと略する。)入力。
出力が半導体上で近接しているため前記入出力間の浮遊
静電容量6 、7 、513 、514が大きくなる可
能性がある。そこで本発明は、前記能動素子を用いた信
号切替回路において、前記電位制御回路8,9を用いて
1例えばバイポーラトランジスタ(以後バイポーラトラ
ンジスタをトランジスタと略す。)を用いる前記スイッ
チ回路4 、5 、503 、504のうちオフしてい
るスイッチ回路の入力・出力間に電位差を与えて前記オ
フしているスイッチ回路のトランジスタのPN接合を逆
バイアスにし、前記スイッチ回路入出力間の浮遊静電容
量6 、7 、513 、514のうち前記オフしてい
るスイッチ回路の入出方間浮遊静電容量を減少させる手
段をもつ。即ち1例えば前記入力端子501から入力さ
れた信号を前記出力端子3より出力させる場合、前記ス
イッチ回路503 、4をオン、前記他のスイッチ回路
504゜5をオフ和するよう制御端子101に入力切替
コントロール信号を入力し、同時に前記電位制御回路9
を制御して内部スイッチ901をオ°ンし。
静電容量6 、7 、513 、514が大きくなる可
能性がある。そこで本発明は、前記能動素子を用いた信
号切替回路において、前記電位制御回路8,9を用いて
1例えばバイポーラトランジスタ(以後バイポーラトラ
ンジスタをトランジスタと略す。)を用いる前記スイッ
チ回路4 、5 、503 、504のうちオフしてい
るスイッチ回路の入力・出力間に電位差を与えて前記オ
フしているスイッチ回路のトランジスタのPN接合を逆
バイアスにし、前記スイッチ回路入出力間の浮遊静電容
量6 、7 、513 、514のうち前記オフしてい
るスイッチ回路の入出方間浮遊静電容量を減少させる手
段をもつ。即ち1例えば前記入力端子501から入力さ
れた信号を前記出力端子3より出力させる場合、前記ス
イッチ回路503 、4をオン、前記他のスイッチ回路
504゜5をオフ和するよう制御端子101に入力切替
コントロール信号を入力し、同時に前記電位制御回路9
を制御して内部スイッチ901をオ°ンし。
内部の定電圧源902の電位印加端子に出力するつする
と前記入力端子502には、定電圧源508に交流信号
506が重畳した信号、前記出力端子3には前記スイッ
チ回路503 、4を介して定電圧源507に交流信号
505が重畳した信号が表れ。
と前記入力端子502には、定電圧源508に交流信号
506が重畳した信号、前記出力端子3には前記スイッ
チ回路503 、4を介して定電圧源507に交流信号
505が重畳した信号が表れ。
前記定電圧源507 、508は等しく、前記交流信号
505 、506が十分小さければ前記電位制御回路9
による電位902と前記定電圧源507 、508との
間の電位差で、前記スイッチ回路504 、5のトラン
ジスタに逆バイアスを付加することにより、前記浮遊静
電容量514 、7を減少させる。
505 、506が十分小さければ前記電位制御回路9
による電位902と前記定電圧源507 、508との
間の電位差で、前記スイッチ回路504 、5のトラン
ジスタに逆バイアスを付加することにより、前記浮遊静
電容量514 、7を減少させる。
すると前記入力信号506の前記出力端子3への漏洩が
減少する。故にクロストークが減少する。
減少する。故にクロストークが減少する。
この場合BTについての例について説明したが勿論、接
合形電界効果トランジスタ等の他の能動素子を用いたス
イッチ回路にも応用出来る。
合形電界効果トランジスタ等の他の能動素子を用いたス
イッチ回路にも応用出来る。
第3図に本発明のさらに他の具体的−例を示す。第3図
において111 、112はスイッチのオン、オフの制
御端子である。44 、45 、57 、58は定電圧
源、 46 、47 、56は抵抗、 48,49.5
0,51゜52 、53はバイポーラトランジスタ、5
4はトランジスタ対を動作させる定電流源、 59 、
60は前記制御端子に入力される信号切替コントロール
信号により制御されるスイッチである。第3図の構成は
第2図と同様になっていて、同じ構成要素には回付帯を
付加している。今、前記制御端子112に前記他の制御
端子111より高い電位の信号切替コントロール信号を
入力させるとトランジスタ52がオン、トランジスタ5
3がオフする。
において111 、112はスイッチのオン、オフの制
御端子である。44 、45 、57 、58は定電圧
源、 46 、47 、56は抵抗、 48,49.5
0,51゜52 、53はバイポーラトランジスタ、5
4はトランジスタ対を動作させる定電流源、 59 、
60は前記制御端子に入力される信号切替コントロール
信号により制御されるスイッチである。第3図の構成は
第2図と同様になっていて、同じ構成要素には回付帯を
付加している。今、前記制御端子112に前記他の制御
端子111より高い電位の信号切替コントロール信号を
入力させるとトランジスタ52がオン、トランジスタ5
3がオフする。
するとトランジスタ48 、50がオンし、トランジス
タ49 、51がオフする。したがって入力端子501
の信号が出力端子3に出力される。なお定電圧源44
、45が同じ電位でバイアス用の抵抗46 、47それ
ぞれ同じ抵抗値である。しかし、前記トランジスタ53
のコレクタ端子は電気的に遮断されて、前記トランジス
タ49 、51のエミッタ端子の電位が不定となるので
、前記トランジスタ49゜51のベース端子、エミッタ
端子間の静電容量は大きくなるので入力端子2Iより入
力される信号によるクロストークが生じる。そこで40
1 、402の電位制御回路を接続し、前記トランジス
タ52がオン、前記トランジスタ53がオフしていると
きスイッチ回路59 、60がそれぞれオフ、オンして
前記トランジスタ49 、51のエミッタ端子に電位印
加端子202を介し電位を印加し、前記トランジスタ4
9のエミッタ端子の電位が同トランジスタ49のベース
端子の電位より高くすると同トランジスタ490ベース
端子、エミツタ端子が逆バイアスされ、同トランジスタ
490ベース端子。
タ49 、51がオフする。したがって入力端子501
の信号が出力端子3に出力される。なお定電圧源44
、45が同じ電位でバイアス用の抵抗46 、47それ
ぞれ同じ抵抗値である。しかし、前記トランジスタ53
のコレクタ端子は電気的に遮断されて、前記トランジス
タ49 、51のエミッタ端子の電位が不定となるので
、前記トランジスタ49゜51のベース端子、エミッタ
端子間の静電容量は大きくなるので入力端子2Iより入
力される信号によるクロストークが生じる。そこで40
1 、402の電位制御回路を接続し、前記トランジス
タ52がオン、前記トランジスタ53がオフしていると
きスイッチ回路59 、60がそれぞれオフ、オンして
前記トランジスタ49 、51のエミッタ端子に電位印
加端子202を介し電位を印加し、前記トランジスタ4
9のエミッタ端子の電位が同トランジスタ49のベース
端子の電位より高くすると同トランジスタ490ベース
端子、エミツタ端子が逆バイアスされ、同トランジスタ
490ベース端子。
エミッタ端子間の静電容量が減少しクロストークが減少
する。また前例と逆に前記他の制御端子111に、前記
制御端子112より高い電位の信号切換コントロール信
号を入力させても前記入力端子502に入力された信号
が前記出力端子3にクロストークが少なく出力される。
する。また前例と逆に前記他の制御端子111に、前記
制御端子112より高い電位の信号切換コントロール信
号を入力させても前記入力端子502に入力された信号
が前記出力端子3にクロストークが少なく出力される。
第4図は第3図の電位制御回路401 、402の具体
的一実施例である。601が制御された電位を与える電
位印加端子であり、第3図における電位印加端子201
、202に相当する。602が電位を与えるか否かを
制御する信号切替コントロール信号を入力する制御端子
、603は接合形電界効果トランジスタ(以後J−FE
Tと略する。)。
的一実施例である。601が制御された電位を与える電
位印加端子であり、第3図における電位印加端子201
、202に相当する。602が電位を与えるか否かを
制御する信号切替コントロール信号を入力する制御端子
、603は接合形電界効果トランジスタ(以後J−FE
Tと略する。)。
604は交流成分を接地するコンデンサ、 605 。
606は電位を設定する抵抗である。第6図において制
御端子602に入力された信号切替コントロール信号に
よりJ −F E T 603がオン、オフしオフさせ
た場合には電位印加端子601は回路系から電気的に遮
断され2電位は不定となる。
御端子602に入力された信号切替コントロール信号に
よりJ −F E T 603がオン、オフしオフさせ
た場合には電位印加端子601は回路系から電気的に遮
断され2電位は不定となる。
前記J −F E T 603がオンさせた場合には、
抵抗605 、605 Kより分圧された電位が前記電
位印加端子601 ICあられれ、なおかつ前記電位印
加端子601はコンデンサ604 Kより交流的に接地
される。もちろん前記J −F E T 603は、第
4図においてはPチャネルとしているがNチャネルでも
よく、さらにM OS電界効果トランジスタでも使用可
能である。
抵抗605 、605 Kより分圧された電位が前記電
位印加端子601 ICあられれ、なおかつ前記電位印
加端子601はコンデンサ604 Kより交流的に接地
される。もちろん前記J −F E T 603は、第
4図においてはPチャネルとしているがNチャネルでも
よく、さらにM OS電界効果トランジスタでも使用可
能である。
第5図は第3図の電位制御回路401 、402の具体
的な他の実施例である。71が電位を設定する定電圧源
、72は抵抗、 73 、74 、75がバイポーラ・
トランジスタであり、76はトランジスタ対を動作させ
る定電流源、77は制御された電位を与える電位印加端
子であり、第3図の電位印加端子201 、202 K
相当する。78 、79が電位を与えるか否かを制御す
る信号切替コントロール信号を入力する制御端子である
。今、制御端子79に入力される信号切替コントロール
信号の電位が制御端子78に入力される信号切替コント
ロール信号の電位より電位が高く、トランジスタ75が
オン、トランジスタ74がオフさせると、トランジスタ
730ベース電位は定電圧源71から前記トランジスタ
730ペース電流だけ抵抗72により降下した電位とな
り、その状態でオンするので電位印加端子77は、前記
トランジスタ73の動作時のベース・エミッタ間電位だ
け、前記トランジスタ73のペース端子の電位から降下
した電位となる。また前記トランジスタ73は、エミッ
タホロアの形となっているので前記電位印加端子77の
インピーダンスが低くなっている。逆に前記制御端子7
8に入力される信号切替コントロール信号の電位が制御
端子79に入力される信号切替コントロール信号より電
位が高くトランジスタ74がオン、トランジスタ75が
オフすると、定電流源76の電流と前記抵抗72による
電位の降下が十分大きければ前記トランジスタ73がオ
フし。
的な他の実施例である。71が電位を設定する定電圧源
、72は抵抗、 73 、74 、75がバイポーラ・
トランジスタであり、76はトランジスタ対を動作させ
る定電流源、77は制御された電位を与える電位印加端
子であり、第3図の電位印加端子201 、202 K
相当する。78 、79が電位を与えるか否かを制御す
る信号切替コントロール信号を入力する制御端子である
。今、制御端子79に入力される信号切替コントロール
信号の電位が制御端子78に入力される信号切替コント
ロール信号の電位より電位が高く、トランジスタ75が
オン、トランジスタ74がオフさせると、トランジスタ
730ベース電位は定電圧源71から前記トランジスタ
730ペース電流だけ抵抗72により降下した電位とな
り、その状態でオンするので電位印加端子77は、前記
トランジスタ73の動作時のベース・エミッタ間電位だ
け、前記トランジスタ73のペース端子の電位から降下
した電位となる。また前記トランジスタ73は、エミッ
タホロアの形となっているので前記電位印加端子77の
インピーダンスが低くなっている。逆に前記制御端子7
8に入力される信号切替コントロール信号の電位が制御
端子79に入力される信号切替コントロール信号より電
位が高くトランジスタ74がオン、トランジスタ75が
オフすると、定電流源76の電流と前記抵抗72による
電位の降下が十分大きければ前記トランジスタ73がオ
フし。
前記電位印加端子77は電気的に遮断され電位は不定と
なる。以とのようにして電位を制御する回路である。
なる。以とのようにして電位を制御する回路である。
第6図に信号切替回路のさらに他の具体的実施例の回路
図である。第6図において81 、82は。
図である。第6図において81 、82は。
電位の制御及び信号の切替を同時に行い信号切替コント
ロール信号九より交互に制御されるスイッチ回路、83
、84は定電流源である。第2図及び第3図と同じ構
成要素には同じ符号を付加しである。第6図において定
電圧源44 、45は同電位をもっており、トランジス
タ48 、49にバイアスを与えるもので前記電位は電
源の電位より低く設定しである。抵抗46 、47はバ
イアス用の抵抗である。第8図の動作は以下のとおりで
ある。信号切替コントロール信号により、他のスイッチ
回路81をオフ、また他のスイッチ回路82がオンさせ
るとトランジスタ48 、50はオンし。
ロール信号九より交互に制御されるスイッチ回路、83
、84は定電流源である。第2図及び第3図と同じ構
成要素には同じ符号を付加しである。第6図において定
電圧源44 、45は同電位をもっており、トランジス
タ48 、49にバイアスを与えるもので前記電位は電
源の電位より低く設定しである。抵抗46 、47はバ
イアス用の抵抗である。第8図の動作は以下のとおりで
ある。信号切替コントロール信号により、他のスイッチ
回路81をオフ、また他のスイッチ回路82がオンさせ
るとトランジスタ48 、50はオンし。
入力端子501 K入力された信号は抵抗56の両端に
あられれる。トランジスタ49 、51のエミッタは電
源の電位となり定電圧源45より高い電位となるので、
前記トランジスタ49 、51のベース・エミッタ間は
逆バイアスとなるので前記トランクx 夕49 、51
はオフとなり、かつ逆バイアスにより生芝層による静電
容量が減少する。また。
あられれる。トランジスタ49 、51のエミッタは電
源の電位となり定電圧源45より高い電位となるので、
前記トランジスタ49 、51のベース・エミッタ間は
逆バイアスとなるので前記トランクx 夕49 、51
はオフとなり、かつ逆バイアスにより生芝層による静電
容量が減少する。また。
入力端子502に入力された信号は、たとえ前記トラン
ジスタ49のエミッタへ漏れこんでも電源ラインに接続
されているため、交流成分は接地されていることとなり
クロストークのない良好な信号切替が可能となる。なお
前記他のスイッチ回路81をオン、前記他のスイッチ回
路82がオフとしても同様の良好な信号切替が行える。
ジスタ49のエミッタへ漏れこんでも電源ラインに接続
されているため、交流成分は接地されていることとなり
クロストークのない良好な信号切替が可能となる。なお
前記他のスイッチ回路81をオン、前記他のスイッチ回
路82がオフとしても同様の良好な信号切替が行える。
このように本回路は、電位印加か否かにより信号切替を
行う回路である。
行う回路である。
第7図に第6図における電位印加及び信号切替を行える
他のスイッチ回路81.82の具体的−例を示す。第7
図において90は信号切換コントロール信号を入力する
制御信号入力端子であり。
他のスイッチ回路81.82の具体的−例を示す。第7
図において90は信号切換コントロール信号を入力する
制御信号入力端子であり。
91は抵抗、 92 、93はバイポーラトランジスタ
。
。
94は信号切換コントロール信号により制御された電位
を与え、また信号の切替をも制御する電位制御端子であ
り、第6図における電位制御端子201 、202に相
当する。制御信号入力端子90の入力によりトランジス
タ92がオンさせるとトランジスタ930ベース端子は
、はぼ接地されているのと同じ電位となるので前記トラ
ンジスタ93はオフとなる。したがって電位制御端子9
4は電気的に遮断される。また前記制御信号入力端子9
00Å力により前記トランジスタ92がオフさせたなら
前記トランジスタ930ペース端子電位は、抵抗91と
前記トランジスタ930ペース電流くよる電源電位から
の降下分のみであるので。
を与え、また信号の切替をも制御する電位制御端子であ
り、第6図における電位制御端子201 、202に相
当する。制御信号入力端子90の入力によりトランジス
タ92がオンさせるとトランジスタ930ベース端子は
、はぼ接地されているのと同じ電位となるので前記トラ
ンジスタ93はオフとなる。したがって電位制御端子9
4は電気的に遮断される。また前記制御信号入力端子9
00Å力により前記トランジスタ92がオフさせたなら
前記トランジスタ930ペース端子電位は、抵抗91と
前記トランジスタ930ペース電流くよる電源電位から
の降下分のみであるので。
前記降下分が十分小さければ前記トランジスタ93がオ
ンし電位制御端子94は、はぼ電源電位より前記トラン
ジスタ93のペース・エミッタ間電位だけ降下した電位
が出力される。また前記トランジスタ93はエミッタホ
ロアの形となるので電位制御端子94のインピーダンス
が低くなりクロストークの減少に寄与する。同様に第6
図における他のスイッチ回路81 、82は、第4図に
おける抵抗605を短絡した回路でも使用可能であり、
さらに第5図て示す回路でも、定電圧源71を電源と共
通にした回路でも使用できる。
ンし電位制御端子94は、はぼ電源電位より前記トラン
ジスタ93のペース・エミッタ間電位だけ降下した電位
が出力される。また前記トランジスタ93はエミッタホ
ロアの形となるので電位制御端子94のインピーダンス
が低くなりクロストークの減少に寄与する。同様に第6
図における他のスイッチ回路81 、82は、第4図に
おける抵抗605を短絡した回路でも使用可能であり、
さらに第5図て示す回路でも、定電圧源71を電源と共
通にした回路でも使用できる。
本発明によると、上記述べたように信号切替回路に入力
される信号が高い周波数でも能動素子によるスイッチの
もつ入出方間静電容量を減少させることによりクロスト
ークの少ない良好な信号の切替が行える。また能動素子
1例えばバイポーラ・トランジスタで回路を構成出来る
ことから信号切替回路の集積回路化が行え、前記信号切
替回路の高密度実装が容易となる。
される信号が高い周波数でも能動素子によるスイッチの
もつ入出方間静電容量を減少させることによりクロスト
ークの少ない良好な信号の切替が行える。また能動素子
1例えばバイポーラ・トランジスタで回路を構成出来る
ことから信号切替回路の集積回路化が行え、前記信号切
替回路の高密度実装が容易となる。
第1図は従来の信号切替回路図、第2図は本発明の一実
施例の信号切替回路の回路図、第3図は信号切替回路の
具体的実施例を示す回路図。 第4図は信号切替回路の一部の他の具体的実施例の回路
図、@5図は信号切替回路の一部のさらに他の具体的実
施例の回路図、第6把、第7図は信号切替回路のさらに
他の具体的実施例の回路図である。 4・・・スイッチ回路、 5・・・スイッチ回路8
、9 、10 、505 、506・・・バイアス付
加回路。 ぐ、−一
施例の信号切替回路の回路図、第3図は信号切替回路の
具体的実施例を示す回路図。 第4図は信号切替回路の一部の他の具体的実施例の回路
図、@5図は信号切替回路の一部のさらに他の具体的実
施例の回路図、第6把、第7図は信号切替回路のさらに
他の具体的実施例の回路図である。 4・・・スイッチ回路、 5・・・スイッチ回路8
、9 、10 、505 、506・・・バイアス付
加回路。 ぐ、−一
Claims (1)
- 1、入力端子からの信号を導通、遮断する能動素子を用
いた第1のスイッチ回路と、前記第1のスイッチ回路の
出力側に接続される前記第1のスイッチ回路の導通、遮
断に対応し遮断、導通する第3のスイッチ回路と前記第
3のスイッチ回路の他端と接続される他端が接地した直
流電圧源より成る電位制御回路と、前記第1のスイッチ
回路の出力側に接続され前記第1のスイッチ回路の導通
、遮断に対応し導通、遮断する能動素子を用いた第2の
スイッチ回路とを有する系を複数個有し、すべての前記
第2のスイッチ回路の出力を接続した単数の出力端子に
前記複数個の系のうち単一の系のみ選択し導通させる手
段とを持つことを特徴とする信号切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26614784A JPS61144923A (ja) | 1984-12-19 | 1984-12-19 | 信号切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26614784A JPS61144923A (ja) | 1984-12-19 | 1984-12-19 | 信号切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144923A true JPS61144923A (ja) | 1986-07-02 |
Family
ID=17426952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26614784A Pending JPS61144923A (ja) | 1984-12-19 | 1984-12-19 | 信号切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144923A (ja) |
-
1984
- 1984-12-19 JP JP26614784A patent/JPS61144923A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533209B2 (ja) | BiCMOSドライバ回路 | |
| JPH07321636A (ja) | 電流スイッチング回路 | |
| US4804868A (en) | BiMOS logical circuit | |
| JPH03190426A (ja) | 集積BiCMOS回路 | |
| JPH0142167B2 (ja) | ||
| US6388476B1 (en) | Self-switched cascode write driver | |
| US5786709A (en) | Integrated circuit output driver incorporating power distribution noise suppression circuitry | |
| EP0320582B1 (en) | Bicmos driver circuit including submicron on-chip voltage source | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US5075577A (en) | Tristate output circuit with input protection | |
| JP2528091B2 (ja) | 集積回路 | |
| JPS61144923A (ja) | 信号切替回路 | |
| JPH0629821A (ja) | トライステート出力バッファとその操作方法 | |
| JPH011325A (ja) | 半導体装置 | |
| JP2006121187A (ja) | 半導体切替回路 | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| JPS6021626A (ja) | 出力回路 | |
| JP2626538B2 (ja) | 半導体装置 | |
| JPH0278317A (ja) | 信号切替回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPH06209237A (ja) | 記憶セル | |
| JPH0423489B2 (ja) | ||
| JPS6238366Y2 (ja) | ||
| JPH0435221A (ja) | トライステート出力バッファ回路 | |
| JPS61150229A (ja) | 集積回路 |