JPS6238864B2 - - Google Patents
Info
- Publication number
- JPS6238864B2 JPS6238864B2 JP57068844A JP6884482A JPS6238864B2 JP S6238864 B2 JPS6238864 B2 JP S6238864B2 JP 57068844 A JP57068844 A JP 57068844A JP 6884482 A JP6884482 A JP 6884482A JP S6238864 B2 JPS6238864 B2 JP S6238864B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- thin film
- crystal thin
- mobility
- complementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/874—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Pb compounds or alloys, e.g. PbO
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はキヤリア移動度の大きい半導体結晶を
用いて超高速動作の相補形回路を構成する半導体
装置に関するものである。 〔発明の技術的背景とその問題点〕 集積回路の動作速度は素子を流れるキヤリア
（電子または正孔）の移動度で制約される。従来
より、移動度の値をシリコンよりも高める手段と
してGaAs，AlxGa1-xAs等、室温で最大8000cm2／
Ｖ・sec程度の電子移動度の値を有する化合物半
導体を材料として用いる方法、またはこれにモジ
ユレーシヨンドープ法などの新しい不純物添加法
を適用することにより低温での電子移動度を向上
させる方法等が検討されてきた。 しかしながらこれらの方法では、電子移動度の
値は数千cm2／Ｖ・sec〜数万cm2／V.secに止ま
り、より高い移動度を得るためには製造工程上の
問題より歩留り低下を生ずる欠点があつた。 また周知のとおり相補形回路は残音余裕度が大
きくかつ低消費電力であること等から、集積回路
技術として将来の発展が約束されている。ところ
が相補形回路の動作速度は回路を流れる電子及び
正孔の移動度のうち、より低い値で制約される。
上述のようにGaAsやAlxGa1-xAsを用いてシリコ
ンより高い電子移動度が得られるとしても、これ
ら化合物半導体の室温における正孔の移動度の値
は高々数百cm2／Ｖ・secに過ぎず、従つて相補形
集積回路の動作速度の向上は、冷却等の手段を講
じてもなお実現が困難であるのが現状であつた。 〔発明の目的〕 本発明は、電子及び正孔の移動度が共にシリコ
ンに比べて高くかつ相互に近い値となる半導体結
晶材料を見出し、このような半導体結晶を用いる
ことにより超高速動作が可能な相補形回路を構成
した半導体装置を提供しようとするものである。 〔発明の概要〕 電子及び正孔の移動度がシリコンに比べて大き
く、かつ近い値を有する半導体結晶の例として、
鉛カルコゲナイドと総称されるPbS，PbSe，
PbTeがある。これらの結晶は伝導帯および価電
子帯が極めて類似の電子構造を有し、電子及び正
孔の移動度の値は、例えば液体ヘリウム温度で共
に数万cm2／Ｖ・sec〜数十万cm2／Ｖ・secに達す
る。本発明はこのような半導体結晶を用いて電界
効果トランジスタ又はバイポーラトランジスタ等
からなる相補形回路を構成するものである。 〔発明の効果〕 本発明によれば、電子及び正孔の移動度が共に
シリコンより大きくかつ相互に近い値を有する半
導体結晶を用いることにより、従来用いてきたシ
リコンやGaAs，AlxGa1-xAs等では到達できない
高速かつ低消費電力の相補形集積回路を得ること
ができる。 また鉛カルコゲナイドの単結晶薄膜またはその
混晶からなる単結晶薄膜は、絶縁性単結晶基板上
に比較的単純な薄膜技術により形成することがで
き、電子、正孔共に液体ヘリウム温度で数万cm2／
Ｖ・sec〜数十万cm2／Ｖ・secの移動度をもつた素
子を容易に得ることができるため、これを用いて
従来よりも高い歩留りで超高速の相補形回路を得
ることができる。 また、シリコンなどを用いた従来の相補形回路
では、回路出力の立上り時間、立下がり時間を等
しく小さく設定しようとすると、ｐチヤネル・ト
ランジスタとｎチヤネル・トランジスタのパター
ン寸法を異ならせることが必要であつた。これに
対して本発明においては、両トランジスタのパタ
ーン寸法を等しく設定して回路の立上り時間と立
ち下がり時間を等しくすることができる。従つて
相補形回路を用いた各種論理回路を集積回路化す
る場合に回路のレイアウトが容易になり、基板の
スペース・フアクタを高いものとすることが可能
である。 〔発明の実施例〕 本発明の実施例を、PbTeを材料として用いた
場合について図面を参照して説明する。 第１図において、１はBaF2単結晶基板であ
り、２１，２２はこの基板１の闢開面上に分子線
エピタキシー法（MBE）により選択的に成長し
たそれぞれｎ形，ｐ形のPbTe単結晶薄膜であ
る。これらの単結晶薄膜２１，２２にそれぞれ選
択拡散又は選択イオン注入によりソースおよびド
レインとなるｐ+層３１，４１およびｎ+層３２，
４２を形成し、更にゲート絶縁膜５１，５２を介
してゲート電極６１，６２を形成して、ｐチヤネ
ルMISトランジスタQ1およびｎチヤネルMISトラ
ンジスタQ2を形成している。ゲート電極６１，
６２は共通接続し、またそれぞれにソース電極７
１，７２を設けると共に、両者に共通のドレイン
電極８を設けることにより、相補形インバータを
構成している。第２図はその等価回路である。 このように構成された相補形インバータは、従
来知られている通常のCMOSインバータに比べ
て、いちじるしい高速性を示すことが確認され
た。これは選択MBEにより形成されたPbTe単結
晶薄膜が、液体ヘリウムにおいて電子移動度約５
×105cm2／Ｖ・sec、正孔移動度約３×105cm2／
Ｖ・secと、共に高い移動度を示すことに起因す
る。 また鉛カルコゲナイドの誘電率の値は数百程度
であるが、これに基づく電極容量の増大は、絶縁
基板上に成長した単結晶薄膜を能動層として用い
る本実施例の構造により大幅に軽減することがで
きた。 同様な効果は、接合ゲート形、シヨツトキゲー
ト形等他の形式の電界効果トランジスタやバイポ
ーラトランジスタ等の能動デバイスにより相補形
回路を構成した場合にも得ることができる。また
末尾の表に示すとおり、PbTe以外の鉛カルコゲ
ナイドを用いた場合にも、液体ヘリウム温度で電
子、正孔共に高移動度を示すために、同様の効果
を得ることができる。 また鉛カルコゲナイドの液体ヘリウム温度にお
ける電子及び正孔の平均自由行程は数μｍに達す
るために、従来製造がいちじるしく困難であつた
バリステイツクデバイスを容易に形成することが
できる。 またこれら鉛カルコゲナイドの混晶を用いて、
単結晶薄膜と絶縁基板との格子整合をはかること
により、欠陥の少ない単結晶薄膜を得ること、鉛
カルコゲナイド上にBaF2，SrF2等の単結晶薄膜
を形成し、これをゲート絶縁膜としてMISFET
の特性を改善すること、上記単結晶薄膜を層間絶
縁膜として鉛カルコゲナイド単結晶薄膜を積層し
て３次元デバイスを構成すること、等も有効であ
る。 特にゲート絶縁膜として基板単結晶材料と同じ
絶縁性単結晶薄膜を用いると、特性上および信頼
性上優れた効果が得られる。第１に、基板単結晶
上に動作層となる鉛カルコゲナイド単結晶薄膜を
結晶成長させ、これに連続的にゲート絶縁膜とな
る単結晶薄膜を結晶成長させることができるか
ら、ゲート絶縁膜と動作層の間の界面準位が非常
に少ないものが得られる。これは、ゲート絶縁膜
が単結晶であることおよび、連続成長により界面
の汚染が防止されることの結果である。第２に、
動作層を挟む基板とゲート絶縁膜が同じ材料であ
れば、動作層に応力がかかるとしても上面と下面
とで同じであるために曲げ応力による歪みが入ら
ず、安定した素子特性が得られる。 更に実施例では電極容量を軽減するために絶縁
基板上の鉛カルコゲナイド単結晶薄膜を能動層と
して用いたが、電極構成方法の改善により鉛カル
コゲナイドバルク単結晶上の能動層を用いても同
様の効果をうることができる。また、上記の総て
のデバイスは液体窒素程度の低温においても従来
に比して優れた特性を示す。 【表】
用いて超高速動作の相補形回路を構成する半導体
装置に関するものである。 〔発明の技術的背景とその問題点〕 集積回路の動作速度は素子を流れるキヤリア
（電子または正孔）の移動度で制約される。従来
より、移動度の値をシリコンよりも高める手段と
してGaAs，AlxGa1-xAs等、室温で最大8000cm2／
Ｖ・sec程度の電子移動度の値を有する化合物半
導体を材料として用いる方法、またはこれにモジ
ユレーシヨンドープ法などの新しい不純物添加法
を適用することにより低温での電子移動度を向上
させる方法等が検討されてきた。 しかしながらこれらの方法では、電子移動度の
値は数千cm2／Ｖ・sec〜数万cm2／V.secに止ま
り、より高い移動度を得るためには製造工程上の
問題より歩留り低下を生ずる欠点があつた。 また周知のとおり相補形回路は残音余裕度が大
きくかつ低消費電力であること等から、集積回路
技術として将来の発展が約束されている。ところ
が相補形回路の動作速度は回路を流れる電子及び
正孔の移動度のうち、より低い値で制約される。
上述のようにGaAsやAlxGa1-xAsを用いてシリコ
ンより高い電子移動度が得られるとしても、これ
ら化合物半導体の室温における正孔の移動度の値
は高々数百cm2／Ｖ・secに過ぎず、従つて相補形
集積回路の動作速度の向上は、冷却等の手段を講
じてもなお実現が困難であるのが現状であつた。 〔発明の目的〕 本発明は、電子及び正孔の移動度が共にシリコ
ンに比べて高くかつ相互に近い値となる半導体結
晶材料を見出し、このような半導体結晶を用いる
ことにより超高速動作が可能な相補形回路を構成
した半導体装置を提供しようとするものである。 〔発明の概要〕 電子及び正孔の移動度がシリコンに比べて大き
く、かつ近い値を有する半導体結晶の例として、
鉛カルコゲナイドと総称されるPbS，PbSe，
PbTeがある。これらの結晶は伝導帯および価電
子帯が極めて類似の電子構造を有し、電子及び正
孔の移動度の値は、例えば液体ヘリウム温度で共
に数万cm2／Ｖ・sec〜数十万cm2／Ｖ・secに達す
る。本発明はこのような半導体結晶を用いて電界
効果トランジスタ又はバイポーラトランジスタ等
からなる相補形回路を構成するものである。 〔発明の効果〕 本発明によれば、電子及び正孔の移動度が共に
シリコンより大きくかつ相互に近い値を有する半
導体結晶を用いることにより、従来用いてきたシ
リコンやGaAs，AlxGa1-xAs等では到達できない
高速かつ低消費電力の相補形集積回路を得ること
ができる。 また鉛カルコゲナイドの単結晶薄膜またはその
混晶からなる単結晶薄膜は、絶縁性単結晶基板上
に比較的単純な薄膜技術により形成することがで
き、電子、正孔共に液体ヘリウム温度で数万cm2／
Ｖ・sec〜数十万cm2／Ｖ・secの移動度をもつた素
子を容易に得ることができるため、これを用いて
従来よりも高い歩留りで超高速の相補形回路を得
ることができる。 また、シリコンなどを用いた従来の相補形回路
では、回路出力の立上り時間、立下がり時間を等
しく小さく設定しようとすると、ｐチヤネル・ト
ランジスタとｎチヤネル・トランジスタのパター
ン寸法を異ならせることが必要であつた。これに
対して本発明においては、両トランジスタのパタ
ーン寸法を等しく設定して回路の立上り時間と立
ち下がり時間を等しくすることができる。従つて
相補形回路を用いた各種論理回路を集積回路化す
る場合に回路のレイアウトが容易になり、基板の
スペース・フアクタを高いものとすることが可能
である。 〔発明の実施例〕 本発明の実施例を、PbTeを材料として用いた
場合について図面を参照して説明する。 第１図において、１はBaF2単結晶基板であ
り、２１，２２はこの基板１の闢開面上に分子線
エピタキシー法（MBE）により選択的に成長し
たそれぞれｎ形，ｐ形のPbTe単結晶薄膜であ
る。これらの単結晶薄膜２１，２２にそれぞれ選
択拡散又は選択イオン注入によりソースおよびド
レインとなるｐ+層３１，４１およびｎ+層３２，
４２を形成し、更にゲート絶縁膜５１，５２を介
してゲート電極６１，６２を形成して、ｐチヤネ
ルMISトランジスタQ1およびｎチヤネルMISトラ
ンジスタQ2を形成している。ゲート電極６１，
６２は共通接続し、またそれぞれにソース電極７
１，７２を設けると共に、両者に共通のドレイン
電極８を設けることにより、相補形インバータを
構成している。第２図はその等価回路である。 このように構成された相補形インバータは、従
来知られている通常のCMOSインバータに比べ
て、いちじるしい高速性を示すことが確認され
た。これは選択MBEにより形成されたPbTe単結
晶薄膜が、液体ヘリウムにおいて電子移動度約５
×105cm2／Ｖ・sec、正孔移動度約３×105cm2／
Ｖ・secと、共に高い移動度を示すことに起因す
る。 また鉛カルコゲナイドの誘電率の値は数百程度
であるが、これに基づく電極容量の増大は、絶縁
基板上に成長した単結晶薄膜を能動層として用い
る本実施例の構造により大幅に軽減することがで
きた。 同様な効果は、接合ゲート形、シヨツトキゲー
ト形等他の形式の電界効果トランジスタやバイポ
ーラトランジスタ等の能動デバイスにより相補形
回路を構成した場合にも得ることができる。また
末尾の表に示すとおり、PbTe以外の鉛カルコゲ
ナイドを用いた場合にも、液体ヘリウム温度で電
子、正孔共に高移動度を示すために、同様の効果
を得ることができる。 また鉛カルコゲナイドの液体ヘリウム温度にお
ける電子及び正孔の平均自由行程は数μｍに達す
るために、従来製造がいちじるしく困難であつた
バリステイツクデバイスを容易に形成することが
できる。 またこれら鉛カルコゲナイドの混晶を用いて、
単結晶薄膜と絶縁基板との格子整合をはかること
により、欠陥の少ない単結晶薄膜を得ること、鉛
カルコゲナイド上にBaF2，SrF2等の単結晶薄膜
を形成し、これをゲート絶縁膜としてMISFET
の特性を改善すること、上記単結晶薄膜を層間絶
縁膜として鉛カルコゲナイド単結晶薄膜を積層し
て３次元デバイスを構成すること、等も有効であ
る。 特にゲート絶縁膜として基板単結晶材料と同じ
絶縁性単結晶薄膜を用いると、特性上および信頼
性上優れた効果が得られる。第１に、基板単結晶
上に動作層となる鉛カルコゲナイド単結晶薄膜を
結晶成長させ、これに連続的にゲート絶縁膜とな
る単結晶薄膜を結晶成長させることができるか
ら、ゲート絶縁膜と動作層の間の界面準位が非常
に少ないものが得られる。これは、ゲート絶縁膜
が単結晶であることおよび、連続成長により界面
の汚染が防止されることの結果である。第２に、
動作層を挟む基板とゲート絶縁膜が同じ材料であ
れば、動作層に応力がかかるとしても上面と下面
とで同じであるために曲げ応力による歪みが入ら
ず、安定した素子特性が得られる。 更に実施例では電極容量を軽減するために絶縁
基板上の鉛カルコゲナイド単結晶薄膜を能動層と
して用いたが、電極構成方法の改善により鉛カル
コゲナイドバルク単結晶上の能動層を用いても同
様の効果をうることができる。また、上記の総て
のデバイスは液体窒素程度の低温においても従来
に比して優れた特性を示す。 【表】
第１図は本発明の一実施例の相補形インバータ
の構造を示す断面図、第２図はその等価回路図で
ある。 １……BaF2単結晶基板、２１，２２……PbTe
単結晶薄膜、３１，４１……ｐ+層、３２，４２
……ｎ+層、５１，５２……ゲート絶縁膜、６
１，６２……ゲート電極、７１，７２……ソース
電極、８……ドレイン電極。
の構造を示す断面図、第２図はその等価回路図で
ある。 １……BaF2単結晶基板、２１，２２……PbTe
単結晶薄膜、３１，４１……ｐ+層、３２，４２
……ｎ+層、５１，５２……ゲート絶縁膜、６
１，６２……ゲート電極、７１，７２……ソース
電極、８……ドレイン電極。
Claims (1)
- 【特許請求の範囲】 １ 絶縁性単結晶基板上に成長させた鉛カルコゲ
ナイドの単結晶薄膜またはその混晶からなる単結
晶薄膜を能動層として用いた素子により相補形回
路が構成され、液体温度以下の低温で動作させる
ようにしたことを特徴とする半導体装置。 ２ 前記相補形回路を構成する素子は、能動層上
にゲート絶縁膜を介してゲート電極を形成してな
るMISトランジスタであり、前記ゲート絶縁膜と
して前記単結晶基板と同じ材料からなる単結晶薄
膜を用いた特許請求の範囲第１項記載の半導体装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068844A JPS58186961A (ja) | 1982-04-26 | 1982-04-26 | 半導体装置 |
| EP83302315A EP0093557B1 (en) | 1982-04-26 | 1983-04-22 | High-speed complementary semiconductor integrated circuit |
| DE8383302315T DE3380195D1 (en) | 1982-04-26 | 1983-04-22 | High-speed complementary semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068844A JPS58186961A (ja) | 1982-04-26 | 1982-04-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186961A JPS58186961A (ja) | 1983-11-01 |
| JPS6238864B2 true JPS6238864B2 (ja) | 1987-08-20 |
Family
ID=13385397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57068844A Granted JPS58186961A (ja) | 1982-04-26 | 1982-04-26 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0093557B1 (ja) |
| JP (1) | JPS58186961A (ja) |
| DE (1) | DE3380195D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394168U (ja) * | 1986-12-11 | 1988-06-17 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847666A (en) * | 1987-12-17 | 1989-07-11 | General Motors Corporation | Hot electron transistors |
| FR2666175B1 (fr) * | 1990-08-21 | 1992-10-16 | Thomson Csf | Transistor a effet de champ a supraconducteur. |
| EP2068368B1 (en) * | 2007-12-06 | 2012-10-10 | Electronics and Telecommunications Research Institute | Method for manufacturing n-type and p-type chalcogenide thin film transistor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3405331A (en) * | 1966-06-29 | 1968-10-08 | Navy Usa | Insulated gate field effect transistor using lead salt |
| DE2103573A1 (de) * | 1971-01-26 | 1972-08-03 | Siemens Ag | Integriertes Halbleiterbauelement, insbesondere verlustarmes Speicherelement, in Komplementärkanal-Technik |
| US3958266A (en) * | 1974-04-19 | 1976-05-18 | Rca Corporation | Deep depletion insulated gate field effect transistors |
| US4171996A (en) * | 1975-08-12 | 1979-10-23 | Gosudarstvenny Nauchno-Issledovatelsky i Proektny Institut Redkonetallicheskoi Promyshlennosti "Giredmet" | Fabrication of a heterogeneous semiconductor structure with composition gradient utilizing a gas phase transfer process |
| CA1063254A (en) * | 1975-09-04 | 1979-09-25 | Shu-Yau Wu | Electrostatically bonded semiconductor-on-insulator mos device, and a method of making the same |
| US4126732A (en) * | 1977-08-16 | 1978-11-21 | The United States Of America As Represented By The Secretary Of The Navy | Surface passivation of IV-VI semiconductors with As2 S3 |
-
1982
- 1982-04-26 JP JP57068844A patent/JPS58186961A/ja active Granted
-
1983
- 1983-04-22 EP EP83302315A patent/EP0093557B1/en not_active Expired
- 1983-04-22 DE DE8383302315T patent/DE3380195D1/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394168U (ja) * | 1986-12-11 | 1988-06-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186961A (ja) | 1983-11-01 |
| EP0093557B1 (en) | 1989-07-12 |
| DE3380195D1 (en) | 1989-08-17 |
| EP0093557A3 (en) | 1985-09-11 |
| EP0093557A2 (en) | 1983-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155571A (en) | Complementary field effect transistors having strained superlattice structure | |
| EP0323896B1 (en) | Complementary semiconductor device | |
| US6787883B1 (en) | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth | |
| US5986287A (en) | Semiconductor structure for a transistor | |
| KR102879149B1 (ko) | 탄소-도핑된 이형 층들을 갖는 모놀리식 상보형 전계 효과 트랜지스터들 | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| KR100684480B1 (ko) | 고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터 | |
| JPS6238864B2 (ja) | ||
| JPS58119671A (ja) | 電界効果トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH03270066A (ja) | 半導体装置及びその製造方法 | |
| JPH01264254A (ja) | 積層型半導体装置の製造方法 | |
| JPS5844771A (ja) | 接合形電界効果トランジスタおよびその製造方法 | |
| TWI754355B (zh) | 量子線共振穿隧電晶體 | |
| JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0384960A (ja) | 半導体装置 | |
| JPH1074943A (ja) | 半導体装置 | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH0237775A (ja) | 半導体装置 | |
| JP2778534B2 (ja) | 半導体装置及びそれを用いた回路 | |
| JPS5988869A (ja) | 半導体装置 | |
| JPS58147164A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS63124473A (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH0199263A (ja) | 半導体集積回路およびその製造方法 | |
| JPH03253079A (ja) | Ｍｏｓ型半導体装置 |