JPS6238959A - プログラム読込み方法 - Google Patents
プログラム読込み方法Info
- Publication number
- JPS6238959A JPS6238959A JP17772185A JP17772185A JPS6238959A JP S6238959 A JPS6238959 A JP S6238959A JP 17772185 A JP17772185 A JP 17772185A JP 17772185 A JP17772185 A JP 17772185A JP S6238959 A JPS6238959 A JP S6238959A
- Authority
- JP
- Japan
- Prior art keywords
- program
- read
- reading
- destination
- external storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、少なくとも２つの外部記憶装置を備えた情報
処理装置のプログラム読込み方法に関するものである。
処理装置のプログラム読込み方法に関するものである。
［開示の概要Ｊ
本明細書及び図面は、少なくとも２つの外部記憶装置を
備え、初期処理において前記外部記憶装置の一つよりの
プログラム読込み先指子情報を読込む読込み手段と、該
読込み手段で読込んだ指定情報に従ってプログラム読込
先の外部記憶装置を選択する選択手段とを備え、プログ
ラム読込み先を容易に変更ｅ指定可能とするプログラム
読込み方法を開示するものである。
備え、初期処理において前記外部記憶装置の一つよりの
プログラム読込み先指子情報を読込む読込み手段と、該
読込み手段で読込んだ指定情報に従ってプログラム読込
先の外部記憶装置を選択する選択手段とを備え、プログ
ラム読込み先を容易に変更ｅ指定可能とするプログラム
読込み方法を開示するものである。
［従来の技術］
情報処理装置において、メインメモリに半導体ＲＡＭを
用いた場合等においては、装置の電源断によりＲＡＭ中
に記憶されていた処理プログラムが消去されてしまい、
再び電源投入時には全てのプログラムを読出さなければ
ならない。
用いた場合等においては、装置の電源断によりＲＡＭ中
に記憶されていた処理プログラムが消去されてしまい、
再び電源投入時には全てのプログラムを読出さなければ
ならない。
プログラムの読込みは、まずシステムプログラムやアプ
リケーションプログラムの読込みに先立ち、これらのプ
ログラムを読込むためのブートストラップ（ｂｏｏｔｓ
ｔｒａｐ）プログラムを読込み、このブートストラップ
プログラムを用いて順次システムプログラム、アプリケ
ーションプログラムと読込んでいた。
リケーションプログラムの読込みに先立ち、これらのプ
ログラムを読込むためのブートストラップ（ｂｏｏｔｓ
ｔｒａｐ）プログラムを読込み、このブートストラップ
プログラムを用いて順次システムプログラム、アプリケ
ーションプログラムと読込んでいた。
また装置によっては、ブートストラッププログラムとシ
ステムプログラムとを一体とし、一連のプログラムとし
て、それぞれ処理の開始に先だち外部より読込んでいた
。
ステムプログラムとを一体とし、一連のプログラムとし
て、それぞれ処理の開始に先だち外部より読込んでいた
。
従来、このブートストラッププログラム（及びシステム
プログラム）の読込みは、予め足められた特定外部記憶
装置からのみ読込まれるか、または、読込み先指子する
情報を予め基板上のジャンパプラグ等で指示入力してお
き、この指示された情報に従って、指子装置よりプログ
ラムを読込んでいた。
プログラム）の読込みは、予め足められた特定外部記憶
装置からのみ読込まれるか、または、読込み先指子する
情報を予め基板上のジャンパプラグ等で指示入力してお
き、この指示された情報に従って、指子装置よりプログ
ラムを読込んでいた。
［発明か解決しようとする問題点］
このため、ブートストラッププログラム等を読込む先を
途中で変更できない、あるいはプログラムを読込むべき
記憶装置を変更できたとしても、装置の基板上等の容易
に操作出来ない箇所に備えられたスイッチ、あるいはジ
ャンパプラク等を切換えねばならないという欠点があっ
た。
途中で変更できない、あるいはプログラムを読込むべき
記憶装置を変更できたとしても、装置の基板上等の容易
に操作出来ない箇所に備えられたスイッチ、あるいはジ
ャンパプラク等を切換えねばならないという欠点があっ
た。
１問題点を解決するための手段Ｊ
この問題を解決するための一手段として、例えば少なく
とも２つの外部記憶装置と、前記外部記憶装置の一つよ
りのプログラム読込み先指定情報を読込む読込み手段と
、該読込み手段で読込んだ指定情報に従ってプログラム
読込先の外部記憶装置を選択する選択手段とを備える。
とも２つの外部記憶装置と、前記外部記憶装置の一つよ
りのプログラム読込み先指定情報を読込む読込み手段と
、該読込み手段で読込んだ指定情報に従ってプログラム
読込先の外部記憶装置を選択する選択手段とを備える。
１作用］
かかる構成において、プログラム読込先を容易に変更・
指子可能とするプログラム読込み方法が提供できる。
指子可能とするプログラム読込み方法が提供できる。
［実施例Ｊ
以下、図面を参照して本発明に係る一実施例を詳説する
。
。
［実施例の構成（第１図）］
第１図は本発明に係る一実施例のブロック図であり、図
中１はメモリ２に格納される処理プログラムに従い、本
装置全体の制御を司どるＣＰＵ、２はＣＰＵＩでの実行
プログラム等を記憶するメモリ、３はＣＲＴ表示装置（
以下ＣＲＴと略す）４の制御を行なうＣＲＴコントロー
ラ、４はＣＲＴ表示装置（以下ＣＲＴと称す）である。
中１はメモリ２に格納される処理プログラムに従い、本
装置全体の制御を司どるＣＰＵ、２はＣＰＵＩでの実行
プログラム等を記憶するメモリ、３はＣＲＴ表示装置（
以下ＣＲＴと略す）４の制御を行なうＣＲＴコントロー
ラ、４はＣＲＴ表示装置（以下ＣＲＴと称す）である。
５はディスクコントローラであり、ディスクコントロー
ラ５はハードディスク装置（以ドＨＤと称す）６．８イ
ンチのフレキシブル磁気デイスク装置（以下８ ” Ｆ
Ｄと称す）７、及び５インチフレキシブル磁気デイス
ク装置（以下５ ″Ｆ Ｄと称す）８の制御を行なう。
ラ５はハードディスク装置（以ドＨＤと称す）６．８イ
ンチのフレキシブル磁気デイスク装置（以下８ ” Ｆ
Ｄと称す）７、及び５インチフレキシブル磁気デイス
ク装置（以下５ ″Ｆ Ｄと称す）８の制御を行なう。
６はＨＤ、７は８ ″Ｆ Ｄ、８は５ ” Ｆ Ｄであ
る。
る。
また９はキーボードコントローラ、１０はキーボード、
１１はタイレフトメモリアクセス（以下ＤＭＡと称す）
コントローラ、１２はＣＰＵＩの最低限の動作のための
モニタプログラム（ブートストラッププログラム読込み
用プログラム）を保持記憶するリード・オンリ・メモリ
（以下ＲＯＭと称す）、１３はシステムパス、１４はＣ
ＰＵＩに接続された処理の初期化を指示入力するリセッ
トスイッチである。
１１はタイレフトメモリアクセス（以下ＤＭＡと称す）
コントローラ、１２はＣＰＵＩの最低限の動作のための
モニタプログラム（ブートストラッププログラム読込み
用プログラム）を保持記憶するリード・オンリ・メモリ
（以下ＲＯＭと称す）、１３はシステムパス、１４はＣ
ＰＵＩに接続された処理の初期化を指示入力するリセッ
トスイッチである。
［実施例の動作（第２図）」
以上の構成より成る本実施例の、ＲＯＭ１２に記憶のプ
ログラムに従い実行されるブートストラッププログラム
等の読込み処理を、第２図のフローチャートを参照して
以下に説明する。
ログラムに従い実行されるブートストラッププログラム
等の読込み処理を、第２図のフローチャートを参照して
以下に説明する。
第３図のフローチャートはステップＳｌ又はステップＳ
２に示す如く、装置に電源を投入した場合、又はリセッ
トスイッチ１４を入力した場合にステップＳ３以降の処
理が実行される。
２に示す如く、装置に電源を投入した場合、又はリセッ
トスイッチ１４を入力した場合にステップＳ３以降の処
理が実行される。
まずステップＳ３でＲＯＭ１２に記憶されているモニタ
プログラムを起動し、以下の処理を実行する。即ち、ス
テップＳ４でＣＲＴコントローラ３を初期化し、ＣＲＴ
４への表示を可能とし、スカップＳ５でキーボードコン
トローラ９を初期化し、キーボード１０よりのキー人力
を可能とする。そして続くステップＳ６でディスクコン
トローラ５を初期化するディスクコントローラ５はＨＤ
６．８ ” ＦＤ７．５ ” ＦＤ８のそれぞれに起動
をかけ、各デバイスをアクセス可能状態とする。
プログラムを起動し、以下の処理を実行する。即ち、ス
テップＳ４でＣＲＴコントローラ３を初期化し、ＣＲＴ
４への表示を可能とし、スカップＳ５でキーボードコン
トローラ９を初期化し、キーボード１０よりのキー人力
を可能とする。そして続くステップＳ６でディスクコン
トローラ５を初期化するディスクコントローラ５はＨＤ
６．８ ” ＦＤ７．５ ” ＦＤ８のそれぞれに起動
をかけ、各デバイスをアクセス可能状態とする。
そして続くステップＳ７でＨＤＢ内の特定セクタに予め
書込まれているプログラム読込み光装置の指示フラグを
読出す。この指定フラグはＨＤ６内の特だトラック内に
設けられており、その詳細を第３図に示す。
書込まれているプログラム読込み光装置の指示フラグを
読出す。この指定フラグはＨＤ６内の特だトラック内に
設けられており、その詳細を第３図に示す。
一般にＨＤの記録形式は第３図に示す如くデータ記録部
分間はギャップ（３１，３６，４２）があり、この間は
何のデータも記録されていない。
分間はギャップ（３１，３６，４２）があり、この間は
何のデータも記録されていない。
そしてギャップに引き続きデータ読取りの同期を取るた
めの同期信号記録領域（ＳＹＮＣ）３２ 。
めの同期信号記録領域（ＳＹＮＣ）３２ 。
３７、アドレスマーク（ＡＭ）３３．３８が続き、その
後にデータ領域がある。このデータ領域としては、トラ
ック内のセクタの開始位置の同期を取り、また、当該ト
ラックのトラック番号を示すインデックスマーク（ＩＤ
）３４及びそれに続くチェックコード３５と、その後に
続く通常のデータ領域（通常セクタ領域）４０及びその
チェックコード４１がある。
後にデータ領域がある。このデータ領域としては、トラ
ック内のセクタの開始位置の同期を取り、また、当該ト
ラックのトラック番号を示すインデックスマーク（ＩＤ
）３４及びそれに続くチェックコード３５と、その後に
続く通常のデータ領域（通常セクタ領域）４０及びその
チェックコード４１がある。
このインデックスマーク（ＩＤ）３４はｌトラックに１
つ存在し、セクタの開始位置を示す。
つ存在し、セクタの開始位置を示す。
本実施例においてはこのデータ領域４０の一部にフラグ
領域３９を設け、該フラグの値により、プログラムの読
込み光装置を挟子することとしている。
領域３９を設け、該フラグの値により、プログラムの読
込み光装置を挟子することとしている。
ステップＳ７での特定トラックのＩＤ３４の直後の特Ｗ
セクタにおけるフラグ領域の読込み処理の結果、ステッ
プＳ８で特定トラックの（ＩＤ３４及びそれに引き続く
）セクタのフラグ３９の読込みが出来たか否かを判断し
、読込めた場合にはＩＤ６は動作可能状態であり、続く
ステップｓ９で、読込んだフラグ３９の指示するプログ
ラム読込先装置がＩＤ６よりの指示が否がを調べる。
セクタにおけるフラグ領域の読込み処理の結果、ステッ
プＳ８で特定トラックの（ＩＤ３４及びそれに引き続く
）セクタのフラグ３９の読込みが出来たか否かを判断し
、読込めた場合にはＩＤ６は動作可能状態であり、続く
ステップｓ９で、読込んだフラグ３９の指示するプログ
ラム読込先装置がＩＤ６よりの指示が否がを調べる。
ここでＩＤ６よりの読込み指示であれば、ステップＳＩ
ＯでＩＤ６よリブ−トストラッププログラム・システム
プログラム等を読込み、その後ステップ３２０以下で、
読込んだプログラムに従った処理を実行する。このプロ
グラムの読込み処理は、例えばＤＭＡコントローラ１１
によるＤＭＡ制御により行ってもよい。
ＯでＩＤ６よリブ−トストラッププログラム・システム
プログラム等を読込み、その後ステップ３２０以下で、
読込んだプログラムに従った処理を実行する。このプロ
グラムの読込み処理は、例えばＤＭＡコントローラ１１
によるＤＭＡ制御により行ってもよい。
ステップＳ９でフラグ３９がＩＤ６の指示でない場合に
はステップＳｌｌに進み、８″ＦＰＤ７よりの読込み指
示か否かを調べる。ここで８”ＦＰＤ７よりの読込み指
示の場合にはステップＳ１２に進み、８″ＦＰＤ７より
プログラムを読込み、ステップＳ２０で読込んだプログ
ラムに従った処理を実行する。ステップＳｌｌで８”Ｆ
ＰＤ７よりの読込み指示でない場合には、残る５”ＦＰ
Ｄ８よりのプログラム読込み指示であるため、ステップ
Ｓ１３に進み、５ Ｆ Ｐ Ｄ ８よりプログラムを読
込みステップＳ２０に進む。
はステップＳｌｌに進み、８″ＦＰＤ７よりの読込み指
示か否かを調べる。ここで８”ＦＰＤ７よりの読込み指
示の場合にはステップＳ１２に進み、８″ＦＰＤ７より
プログラムを読込み、ステップＳ２０で読込んだプログ
ラムに従った処理を実行する。ステップＳｌｌで８”Ｆ
ＰＤ７よりの読込み指示でない場合には、残る５”ＦＰ
Ｄ８よりのプログラム読込み指示であるため、ステップ
Ｓ１３に進み、５ Ｆ Ｐ Ｄ ８よりプログラムを読
込みステップＳ２０に進む。
このプログラム読込み先フラグの例を第４図（Ａ）〜（
Ｃ）に示す。
Ｃ）に示す。
ここで、第４図（Ａ）はプートストラッププログラム等
のプログラムの読込みを、ＩＤ６より行なうべき旨を指
定する例を示し、第４図（Ｂ）は８″ＦＰＤ７を、第４
図（Ｃ）は５”ＦＰＤ８を指定する例を示す。
のプログラムの読込みを、ＩＤ６より行なうべき旨を指
定する例を示し、第４図（Ｂ）は８″ＦＰＤ７を、第４
図（Ｃ）は５”ＦＰＤ８を指定する例を示す。
図示の例ではフラグの値はそれぞれＩＤ６は”１” 、
８”ＦＰＤ７は°゛２″、５ ” Ｆ Ｐ Ｄ ８は”
３ ”である場合を示している。
８”ＦＰＤ７は°゛２″、５ ” Ｆ Ｐ Ｄ ８は”
３ ”である場合を示している。
一方、ステップＳ８において、ＩＤ６よリフラフ３９を
読ＩＩｊせない場合には、このＩＤ８が読１ｆｊＬ不良
であるものとしステップＳ１５で、８″ＦＰＤ７を駆動
（アクセス）する。そしてステップＳ１６で８”ＦＰＤ
７がアクセス可能が（読込み可能か）否かを調べ、アク
セス可能であればステップＳ１２に進み、アクセス不可
能であれば５″ＦＰＤ８よりブークラムを読出すべくス
テップＳ１３に進む。
読ＩＩｊせない場合には、このＩＤ８が読１ｆｊＬ不良
であるものとしステップＳ１５で、８″ＦＰＤ７を駆動
（アクセス）する。そしてステップＳ１６で８”ＦＰＤ
７がアクセス可能が（読込み可能か）否かを調べ、アク
セス可能であればステップＳ１２に進み、アクセス不可
能であれば５″ＦＰＤ８よりブークラムを読出すべくス
テップＳ１３に進む。
以」二説明した様に木実流側によれば、ブートストラッ
ププログラムやシステムプログラム等を読込む外部記憶
装置をスイッチによる指定や、ジャンパ線によるジャン
パプラグ等の切換えを行なうことなく、容易にこれらの
プログラムの読込み光装置を指定することができ、また
、指Ｗされた装置が動作不良の時には目動的に他の装置
に切り換えることができる、使い易い装置とすることが
できる。
ププログラムやシステムプログラム等を読込む外部記憶
装置をスイッチによる指定や、ジャンパ線によるジャン
パプラグ等の切換えを行なうことなく、容易にこれらの
プログラムの読込み光装置を指定することができ、また
、指Ｗされた装置が動作不良の時には目動的に他の装置
に切り換えることができる、使い易い装置とすることが
できる。
また、以」−の説明では、ＩＤ６内の専用フラグ記録セ
クタを読／ｌｊせない場合や、専用フラグにより読込み
光装置か特だできない場合には、目動的に読込み先を８
”ＦＰＤ７→５″ＦＰＤ８と変更して読込みを行なう例
について述べたが、自動的に変更することをせず、ＣＲ
Ｔコントローラ３を介してＣＲＴ４の表示面上にその旨
の表示を行ない、オペレータがキーボードｌ０Ｊ−のキ
ーよりこの読込み光装置を指定する様に制御してもよい
。
クタを読／ｌｊせない場合や、専用フラグにより読込み
光装置か特だできない場合には、目動的に読込み先を８
”ＦＰＤ７→５″ＦＰＤ８と変更して読込みを行なう例
について述べたが、自動的に変更することをせず、ＣＲ
Ｔコントローラ３を介してＣＲＴ４の表示面上にその旨
の表示を行ない、オペレータがキーボードｌ０Ｊ−のキ
ーよりこの読込み光装置を指定する様に制御してもよい
。
「発明の効果」
以上説明した様に本発明によれば、ブートストラッププ
ログラムやシステムプログラムの読込み光を容易に変更
することかでき、例えばプログラムを読込むべき＃＋ｆ
足外部記憶装置の動作不良（論理的エラー）があっても
、容易に他の装置よりのプログラムの読込みを可能とし
、あるいは専用フラグを書き換えるだけの簡単な操作で
読込む装置の変更を容易にする効果がある。
ログラムやシステムプログラムの読込み光を容易に変更
することかでき、例えばプログラムを読込むべき＃＋ｆ
足外部記憶装置の動作不良（論理的エラー）があっても
、容易に他の装置よりのプログラムの読込みを可能とし
、あるいは専用フラグを書き換えるだけの簡単な操作で
読込む装置の変更を容易にする効果がある。
【図面の簡単な説明】
第１図は本発明に係る一実施例のブロック図、第２図は
本実施例の始動時の制御フローチャート、 第３図は本実施例のハードデイスク装置におけるプログ
ラム読込み光装置指定フラグを含むセクタ構成例を示す
図、 第４図（Ａ）〜（Ｃ）は本実施例のプログラム読込み先
装置指市フラグの装置指定例を示す図である。 図中、■・・・ＣＰＵ、２・・・メモリ、３・・・ＣＲ
Ｔコントローラ、４・・・ＣＲＴ、５・・・ディスクコ
ントローラ、６・・・ＨＤ、７・・・８”ＦＰＤ、８・
・・５″ＦＦＤ、９・・・キーボードコントローラ、ｌ
Ｏ・・・キーホード、１１・・・ＤＭＡコントローラ、
１２・・・ＲＯＭ、１４・・・リセットスイッチである
。
本実施例の始動時の制御フローチャート、 第３図は本実施例のハードデイスク装置におけるプログ
ラム読込み光装置指定フラグを含むセクタ構成例を示す
図、 第４図（Ａ）〜（Ｃ）は本実施例のプログラム読込み先
装置指市フラグの装置指定例を示す図である。 図中、■・・・ＣＰＵ、２・・・メモリ、３・・・ＣＲ
Ｔコントローラ、４・・・ＣＲＴ、５・・・ディスクコ
ントローラ、６・・・ＨＤ、７・・・８”ＦＰＤ、８・
・・５″ＦＦＤ、９・・・キーボードコントローラ、ｌ
Ｏ・・・キーホード、１１・・・ＤＭＡコントローラ、
１２・・・ＲＯＭ、１４・・・リセットスイッチである
。
Claims (4)
- （１）少なくとも２つの外部記憶装置を備えた情報処理
装置のプログラム読込み方法であつて、前記外部記憶装
置の一つよりプログラム読込み先指定情報を読込む読込
み手段と、該読込み手段で読込んだ指定情報に従つてプ
ログラム読込み先の外部記憶装置を選択する選択手段と
を備え、プログラム読込先を容易に変更、指定可能とす
ることを特徴とするプログラム読込み方法。 - （２）読込手段による読込み先指定情報の読込みが出来
ない場合は特定の他の外部記憶装置よりプログラムを読
込むことを特徴とする特許請求の範囲第１項記載のプロ
グラム読込み方法。 - （３）読込むプログラムをブートストラッププログラム
及びシステムプログラムとすることを特徴とする特許請
求の範囲第１項又は第２項記載のプログラム読込み方法
。 - （４）外部記憶装置はハード磁気デイスク装置とフレキ
シブル磁気デイスク装置とを含むことを特徴とする特許
請求の範囲第１項より第３項記載のプログラム読込み方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17772185A JPS6238959A (ja) | 1985-08-14 | 1985-08-14 | プログラム読込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17772185A JPS6238959A (ja) | 1985-08-14 | 1985-08-14 | プログラム読込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6238959A true JPS6238959A (ja) | 1987-02-19 |
Family
ID=16035947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17772185A Pending JPS6238959A (ja) | 1985-08-14 | 1985-08-14 | プログラム読込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238959A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426388A (en) * | 1988-06-17 | 1989-01-27 | Hitachi Ltd | Control device of multiphase thyristor motor |
| JPH05204653A (ja) * | 1990-12-06 | 1993-08-13 | Tandberg Data As | データ蓄積装置と方法 |
| US6195712B1 (en) * | 1997-06-13 | 2001-02-27 | Intel Corporation | Dynamic discovery of wireless peripherals |
-
1985
- 1985-08-14 JP JP17772185A patent/JPS6238959A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426388A (en) * | 1988-06-17 | 1989-01-27 | Hitachi Ltd | Control device of multiphase thyristor motor |
| JPH05204653A (ja) * | 1990-12-06 | 1993-08-13 | Tandberg Data As | データ蓄積装置と方法 |
| US6195712B1 (en) * | 1997-06-13 | 2001-02-27 | Intel Corporation | Dynamic discovery of wireless peripherals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05204653A (ja) | データ蓄積装置と方法 | |
| JPS6238959A (ja) | プログラム読込み方法 | |
| JPH0328947A (ja) | 周辺制御装置 | |
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| JP2708471B2 (ja) | 処理装置の制御方法 | |
| JPS628831B2 (ja) | ||
| JPS5835647A (ja) | マイクロコンピユ−タの評価装置 | |
| JPS6084650A (ja) | 周辺制御装置 | |
| JPH08147008A (ja) | 操作表示器 | |
| JPS59188702A (ja) | プログラマブル・コントロ−ラ | |
| JPH0566958A (ja) | 情報処理装置の擬似障害試験装置 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPH03282632A (ja) | スタックデータ記録機構 | |
| JP3594495B2 (ja) | 制御装置 | |
| JPS6113343A (ja) | コンソ−ル装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS62251832A (ja) | 電子計算機システム | |
| JPS588364A (ja) | 状態履歴記憶方式 | |
| JPS5985557A (ja) | フアイル制御システム | |
| JPS6354616A (ja) | マイクロコンピユ−タシステム | |
| JPH02275535A (ja) | 試験装置 | |
| JPH01207870A (ja) | Ｐｏｓターミナルシステム | |
| JPH0399342A (ja) | プログラム事象記録の制御方式 | |
| JPS58140852A (ja) | マイクロプログラム制御装置 | |
| JPS6149255A (ja) | 端末装置の初期プログラムロ−デング方式 |