JPS6239062A - 密着形イメ−ジセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、原稿幅とほぼ同一の長さを持ち、原稿にほ
ぼ密着して読取を行う密着形イメージセンサの構成法に
関するものである。

〔従来の技術〕

従来、ファクシミリの原稿読取部、あるいはイメージリ
ーダにおいてはＯＣＤ等のＩＣイメージセンサを用いた
ものが主体であった。この場合に、２００鶴を越える幅
の原稿を２０〜８０ｘｘ幅のＩＣイメージセンサによっ
て読み取るためには、縮小光学系が必要となり、このこ
とがファクシミリあるいはイメージリーグなどの装置の
小形化を妨げる主因となっていた。最近では、このよう
な問題点を解決するために、非晶質半導体を用いた原稿
幅とほぼ同一寸法の密着形イメージセンサにより原稿を
読み取る方式が提案されている。

この方式は原稿面の像をロッドレンズアレイを用いて王
立等倍像を光センサアレイ上に結像させるため、光路長
は１７１１程度となり、装置の大幅な小形化が実現でき
る。

第２図は、この種の密着形イメージセンサを示す回路図
であり、例えば、電子通信学会技術研究報告ＯＰＭ　８
ｇ　−４２（昭５８．１０．２１　）に開示されている
ものである。

図において、（２０Ｆ）はフォトダイオード、（２０２
）は共通ＹＦＬ極箋（２０Ｂ）（２０４）はスイッチ素
子、（２０５）はバッファアンプ、（２０６）はシフト
レジスタ、（２０７）はスタートパルス入力ライン、（
２０８）、（２０９）（２１０）はそれぞれ−５Ｖ　、
　ＧＮＤ（接地）　、　＋５Ｖの電源供給ライン、（２
１１）はクロック供給ライン、（２１２）は信号出力ラ
イン、（２１８）は駆動用集積回路を示しており、（２
１４）は第１番目の上記集積回路から第ｉ＋１番目の集
積回路へのシフトレジスタ（２０６）のシリアルデータ
の転送ラインである。

また、第３図は第２図の回路図に相当する密着形イメー
ジセンサの従来例を示す平面図であり、第４図はそのＢ
−Ｂ’面での断面図である。図において、（８０１）は
絶縁基板、（＋３０２）は下部電極、（１３０４）は透
明電極、（８０Ｂ）は非晶質シリコン、（８０５）は集
積回路チップ、（［６）は第１電極、（８０７）は層間
絶縁膜、（８０８）は第２電極、（８０９）はコンタク
トホール、（８１（１）は外部回路（図示せず）への接
続端子部、（８１１）は上記集積回路チップ（３０５）
と下部電極（８０２”ｌおよび第１電極（８０６）を接
続するボンディングワイヤである。

第５図は第２図の密着形イメージセンサの回路構成にお
ける動作を説明するための各部の波形を示すタイミング
図である。図において、（５０１）はクロック供給ライ
ン（２１１）への入力波形、（５０２）はスタートパ入
力ス入カライン（２０７）への入力波形、（５０Ｂ）は
シフトレジスタ（２０６）■Ｑ１出力波形、（５０４）
はシフトレジスタ（２０６）のＱ２出力波形、　（５０
５）は最後の集積回路のＱ６４出力波形、（５０６）は
出力信号ラインの波形をそれぞれ示している。

次に、上記第２図に示す密着形イメージセンサの回路構
成についての動作を第５図を参照して説明する。まず、
第１番目のフォトダイオード（２０１）について注目す
る。このフォトダイオード（２０１）のカソード側に接
続されているスイッチＸ　子（２０８）はシフトレジス
タ（２０６）のＱ２出力（５０４）がＨレベルになった
とき閉じられ、上記フォトダイオード（２０１’）の両
端には一６ｖの電圧が印加される。この時、フォトダイ
オード（２０１）の容量成分ｃｄ　（図示せず）には電
荷ｑＯ（−ｃｄ×５）が充電される。次に上記シフトレ
ジスタ（２０６）のＱ２出力（５０４）がＬレベルにな
ると、フォトダイオード（２０１）のカソード側は開放
される。一方、フォトダイオード（２０１）には読取原
稿（図示せず）の濃淡に応じた光が入力され、第２図矢
印で示す方向に光電流Ｉｐが流れる。この光電流Ｎｐに
より上記容量ｃｄに蓄積された電荷は放電される。この
状態で第５図に示す時間ＴＳが経過した後、上記フォト
ダイオード（２０１）の端子間電圧Ｖｐは次式で与えら
れる。

上記時間ＴＳの経過後にシフトレジスタ（２０６）のＱ
ｌ出力（５０８）がＨレベルになると第１番目のバッフ
ァアンプ（２０５）の出力に接続されているスイッチ素
子（２０４）が閉じられ、次式で表わされる出力電圧Ｖ
Ｏが信号出力ライン（２１２）上に出力される。

上記第（２）式において光電流Ｉｐはフォトダイオード
（２０１）の端子間電圧■ｐに依存しないと仮定すると
、光量が一定の場合、上記第（２）式は、次のようにな
り、出力電圧ＶＯは光量に比例することになる。

Ｖｏ　＝−可Ｉｐ　Ｔｓ　　　　　　゛−−°°（３）
したがって第５図に示すようにスタートパルスを一定間
隔ｃ周期Ｔｓ　）で入力すると第１番目から項に上記第
（３）式に対応する出力電圧Ｖｏが時系列に上記信号出
力ライン（２１２）上に出力される。

次に、このような密着イメージセンサの従来の構成法を
第８図、第４図を用いて説明する。図のように示した回
路要素をすべて一枚の絶縁基板（８０１）上に実装して
いる。つまり、フォトダイオード（２０１）は非晶質シ
リコン（８０８）を下部電極（［２）と透明電極（８０
４）とでサンドイッチ構造にしたもので実現している。

また、シフトレジスタ（２０６）　、スイッチ素子（２
０８）（２０４）およびバッファアンプ（２０５）から
なる集積回路（２１８）は、チップのまま同じ絶縁基板
上に実装されており、各端子は下部電極（８０２）また
は第１電極（８０６）とボンディングワイヤ（ａｌｌ）
で接続されている。さらに、電源供給ライン（２０８Ｘ
２０９）（２１０）、クロック供給ライン（２１１）　
、信号出力ライン（２１２）は第１電極（８０Ｆ）　、
層間絶縁膜（８０７）、第２電極（８０８）からなる２
ｍ配線を用いて、各集積回路チップ（８０５）に接続さ
れている。

〔発明が解決しようとする問題点〕

従来の密着形イメージセンサは、以上のように、集積回
路チップ（８０５）と外部回路との配線のために２層配
線を用いなければならず、次の様な問題点があった。

（１）２層配線プロセスがあるため、工程数が増える。

（２）コンタクトホール部でのコンタクト不良、オよび
層間絶縁膜の絶縁不良が発生し、歩留りが低下する。

この発明は、上記のような問題点を解消するためになさ
れたもので、２層配線プロセスを用いずに、従来と同一
の配線を実現した密着形イメージセンサを得ることを目
的とする。

〔問題点を解決するための手段〕

この発明に係る密着形イメージセンサは、従来絶縁基板
上で実現していた二層配線をフレキシブル配線基板上で
実現し、絶縁基板上での配線電極を一層にし、さらに、
該配線電極の一部または全部を複数個の集積回路チップ
と電気的に接続し、上記フレキシブル配線基板とは一ケ
所で接続するようにしたものである。

〔作用〕

この発明においては、二層配線をフレキシブル配線基板
上で実現したことにより、製造工程において従来必要で
あった層間絶縁膜の形成、および上部電極の形成が省略
される。さらに、絶縁基板幅は小さくできる。

また、配線電極を、複数個の集積回路チップと接続する
ことにより、フレキシブル配線基板との接続型Ｗｉ数が
減少する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（８０１）は絶縁基板、（８０２）は下部
電極、（８０８）は非晶質シリコン、（８０４）は透明
電極、（２０１）は該下部電極（８０２Ｌ非晶質シリコ
ン（８０８）　、および透明電Ｉｉ　（８０４）で溝成
されたフォトダイオード、（８０５）は該フォトダイオ
ード（２０１）を駆動するための集積回路チップ、（８
１１）は該集積回路チップ（８０５）と、上記下部を極
（８０２）および配線電極（１０１）とを電気的に接続
するボンディングワイヤ、（１０２）は集積回路チッ−
ｔ　（８０５）からの配線の取出電極、（１０１３）は
該取出電極（ＸＯ２）と外部回路との電気的接続を行な
うフレキシブル自己線基板である。

また、第６図は第１図の・静・７面での断面図である。

図において、同一符号は同一部分を示す。

この実施例に示す密着形イメージセンサの回路図および
動作は、上述した従来例の場合と同一である。

次にこの実施例による密着形イメージセンサの製造プロ
セスについて述べる。

■　絶縁基板（８０１）上に、配線電極（１０１）およ
び取出電極（１０２）を形成する。絶縁基板（８０１）
には、アルミナ基板、グレーズドアルミナ基板（ガラス
グレーズ層がついたアルミナ基板χガラス板、石英板、
などが適当である。配線電極（１０１）、取出電極（１
０２”）■線幅は通常０．Ｉｎ以上にすることができる
ため、導体ペーストの印刷・焼成プロセスを用いるとよ
い。

■　下部電極（８０２）を形成する。該下部電極（８０
２）には次のプロセスにて形成される非晶質シリコンと
の界面の特性から、　Ｃｆ、ＭＯ等の金属材料が有効で
あることが知られている。

したがって、上記下部電極の形成プロセスとしては、ス
パッタリング法、電子ビーム蒸着法等の薄膜形成プロセ
スが適当であり、写真製版プロセスにより図のような形
状にバターニングする。

■　非晶質シリコン（８０８）を形成する。該非晶質シ
リコン（８Ｑ８）は局在率を少なくする必要があるため
、グロー放電分解法を用いる。

上記、非晶質シリコン（８０８）を図のような形状にす
る方法としては、写真製版プロセスあるいは、金属マス
クを用いたマヌク成膜プロセスを用いるのがよい。

■　透明電極（８０４）を形成する。該透明電極（８０
４）は、Ｉｎ　、Ｓｎ　、０を含んだいわゆるＩＴＯ膜
が適尚であり、上記、非晶質シリコンとの界面に、ショ
ットキー障壁を形成する。

■　保護膜（図示せず）を形成する。■、■、■にて形
成したフォトダイオード（２０１）を保護する為、シリ
コン樹脂を用いて、上記フォトダイオードをおおう。

■　集積回路チップ（８０５）を実装する。集積回路チ
ップを基板上に接着し、上記配線電極（１０１）にワイ
ヤボンデングを行う。

■　集積回路チップ（８０５）の実装部分をシリコン樹
脂で保護する。

本実施例による密着形イメージセンサは、以上のような
製造プロセスで製作できるため、従来必要であった二層
配線プロセスが省略できる。このため、低コスト化が可
能となる。

マタ、図ヨリ明うカナヨウニ、＋５Ｖ　、　ＧＮＤ　、
　−５Ｖ。

ＣＬＫおよびＶＯＵＴに相当する配線電極（１０１）は
、＃１と＃２の２個の集積回路チップ（８０５）に接続
されており、上記フレキシブル配線基板（１０８）とは
１個の取出を極（ｘｏ２）により接続されている。

このように配線することにより上記取出電極（１０２）
のピッチは、１個の集積回路チップ（＋３０５）の１個
の信号ラインを１個の取出電極にてフレキシブル配線基
板に接続する場合に比べ、約２倍となり上記フレキシブ
ル配線基板（１０８）との合わせ精度が緩和され、組立
作業時間が短かくなる。

〔発明の効果〕

以上のように、この発明によれば、従来絶縁基板（８０
１）上に必要であった２層配線を不要にしたために、製
造プロセスを簡略化することができ、さらに、上記絶縁
基板（ＢＯＸ）０幅を小さくすることができるため、ス
パッタリング装置、電子ビーム蒸着装置あるいは、グロ
ー放電分解をするためのプラズマＣＶＤ装置等で成膜で
きる基板の数が増大するため、非常に安価に密着形イメ
ージセンサを製作することができる効果がある。

また、配線電極（１０１）により、複数個の集積回路チ
ップと１個の取出を極（１０２）とを接続するようにし
九ため、取出電極（１０２）の配列ピッチを大きくする
ことができ、取出電極（１０２）と、フレキシブル配線
基板（１０ｇ）とのアライメント作業が簡単にできると
いう効果もある。

【図面の簡単な説明】

第１図はこの発明の一実施例による密着形イメージセン
サを示す平面図、第２図は密着形イメージセンサの一般
的な回路図、第８図は従来の密着形イメージセンサを示
す平面図、第４図は第８図のＢ　　Ｂ’断面を示す断面
図、第６図は密着形イメージセンサの動作を示すタイム
チャート、第６図は第１図のＡ−Ａ’断面を示す断面図
である。 （２０１）・・・フォトダイオード、　　（１０５）・
・・集積回路チップ、（１０１）・・・配線電極、（１
０２）・・・取出電極、（ｉ０８）・・・フレキシブル
配線基板なお、図中同一符号は同一または相当部分を示
す。

Claims (1)

【特許請求の範囲】
1. 　絶縁基板と、該絶縁基板上に配設された複数の光セン
   サ、および該光センサを駆動するための集積回路チップ
   と、該集積回路チップと電気的接続を行う複数の配線電
   極と、該配線電極と外部回路とを接続するフレキシブル
   配線基板とを備え、上記配線電極の一部または全部は、
   複数個の集積回路チップと電気的に接続され、さらに上
   記フレキシブル配線基板とは一ヵ所で電気的に接続され
   ていることを特徴とする密着形イメージセンサ。