JPS6239788B2 - - Google Patents
Info
- Publication number
- JPS6239788B2 JPS6239788B2 JP55163796A JP16379680A JPS6239788B2 JP S6239788 B2 JPS6239788 B2 JP S6239788B2 JP 55163796 A JP55163796 A JP 55163796A JP 16379680 A JP16379680 A JP 16379680A JP S6239788 B2 JPS6239788 B2 JP S6239788B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- command
- output device
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、コマンド・オーバランを防止できる
ようになつたチヤネル装置におけるデータ転送制
御方式に関するものである。
ようになつたチヤネル装置におけるデータ転送制
御方式に関するものである。
第１図はデイスク・パツク装置における記録フ
オーマツトを示すものであり、第２図はチヤネル
とデイスク・パツク装置間におけるインタフエー
ス信号のやりとりの１例を示す図である。リード
の場合、デイスク・パツク装置は、１バイトのデ
ータが準備できると、データをバス・イン線上に
のせサービス・インSVIをオンとする。チヤネル
装置側はデータを受取ると、サービス・アウト
SVOをオンとする。デイスク・パツク装置はサ
ービス・アウトSVOがオンとなると、サービ
ス・インSVIを落し、チヤネル装置はサービス・
インSVIが落ちると、サービス・アウトSVOを落
す。次の１バイトのデータが準備できると、デイ
スク・パツク装置はバス・イン線にデータをの
せ、データ・インDTIをオンとする。チヤネル装
置はデータを受取ると、データ・アウトDTOを
オンとする。デイスク・パツク装置はデータ・ア
ウトDTOがオンとなると、データ・インDTIを
落し、チヤネル装置はデータ・インDTIが落ちる
と、データアウトDTOを落す。次の１バイトの
データが準備できると、デイスク・パツクはデー
タをバス・イン線上にのせ、サービス・インSVI
をオンとする。１ブロツクのデータの転送が終了
し、ヘツドがデータとデータとの間にあるギヤツ
プを通過しているとき、デイスク・パツク装置は
ステータスをバス・イン線上にのせ、ステータ
ス・インSTIをオンとし、チヤネル装置はステー
タスを受取ると、サービス・アウトSVOをオン
とする。また、ステータス・インを受取ると、チ
ヤネル装置はステータスを調べ、ステータスが正
常終了を示し、且つコマンド・チエイン・フラグ
が論理「１」のときには、主記憶装置から次のコ
マンドを読出し、読出したコマンドをデイスク・
パツク装置に送る。このコマンド・チエイニング
は、データとデータとの間のギヤツプをヘツドが
通過している間に行われる必要があるが、ヘツド
がギヤツプを通過している間にデイスク・パツク
装置が新しいコマンドを受信せず、ヘツドがデー
タ記録領域に達した後に新しいコマンドを受信す
ると、コマンド・オーバランが生じ、デイスクが
一回転するまで新しいコマンドの実行が待され
る。一般に、デイスク・パツク装置においては、
ヘツドがギヤツプに入つてからステータス・イン
をオンとするまでの間には相当の時間を必要とす
る。従来のチヤネル装置は、ステータス・インを
受取つた時点でチヤネル内にデイスク・パツク装
置から送られて来たリード・データが残つている
場合には、この残つているデータを主記憶装置に
格納した後で次のコマンドを主記憶装置から読出
していたので、コマンド・オーバランを発生し易
いという欠点を有している。
オーマツトを示すものであり、第２図はチヤネル
とデイスク・パツク装置間におけるインタフエー
ス信号のやりとりの１例を示す図である。リード
の場合、デイスク・パツク装置は、１バイトのデ
ータが準備できると、データをバス・イン線上に
のせサービス・インSVIをオンとする。チヤネル
装置側はデータを受取ると、サービス・アウト
SVOをオンとする。デイスク・パツク装置はサ
ービス・アウトSVOがオンとなると、サービ
ス・インSVIを落し、チヤネル装置はサービス・
インSVIが落ちると、サービス・アウトSVOを落
す。次の１バイトのデータが準備できると、デイ
スク・パツク装置はバス・イン線にデータをの
せ、データ・インDTIをオンとする。チヤネル装
置はデータを受取ると、データ・アウトDTOを
オンとする。デイスク・パツク装置はデータ・ア
ウトDTOがオンとなると、データ・インDTIを
落し、チヤネル装置はデータ・インDTIが落ちる
と、データアウトDTOを落す。次の１バイトの
データが準備できると、デイスク・パツクはデー
タをバス・イン線上にのせ、サービス・インSVI
をオンとする。１ブロツクのデータの転送が終了
し、ヘツドがデータとデータとの間にあるギヤツ
プを通過しているとき、デイスク・パツク装置は
ステータスをバス・イン線上にのせ、ステータ
ス・インSTIをオンとし、チヤネル装置はステー
タスを受取ると、サービス・アウトSVOをオン
とする。また、ステータス・インを受取ると、チ
ヤネル装置はステータスを調べ、ステータスが正
常終了を示し、且つコマンド・チエイン・フラグ
が論理「１」のときには、主記憶装置から次のコ
マンドを読出し、読出したコマンドをデイスク・
パツク装置に送る。このコマンド・チエイニング
は、データとデータとの間のギヤツプをヘツドが
通過している間に行われる必要があるが、ヘツド
がギヤツプを通過している間にデイスク・パツク
装置が新しいコマンドを受信せず、ヘツドがデー
タ記録領域に達した後に新しいコマンドを受信す
ると、コマンド・オーバランが生じ、デイスクが
一回転するまで新しいコマンドの実行が待され
る。一般に、デイスク・パツク装置においては、
ヘツドがギヤツプに入つてからステータス・イン
をオンとするまでの間には相当の時間を必要とす
る。従来のチヤネル装置は、ステータス・インを
受取つた時点でチヤネル内にデイスク・パツク装
置から送られて来たリード・データが残つている
場合には、この残つているデータを主記憶装置に
格納した後で次のコマンドを主記憶装置から読出
していたので、コマンド・オーバランを発生し易
いという欠点を有している。
本発明は、上記の欠点を除去するもので、入出
力装置からコマンドを受信可能であることを示す
信号が来る前にチヤネル装置内に残つているリー
ド・データを主記憶装置に格納し、これによりコ
マンド・オーバランを防止できるようにしたチヤ
ネル装置におけるデータ転送制御方式を提供する
ことを目的としている。そしてそのため、本発明
のチヤネル装置におけるデータ転送制御方式は、
入出力装置と主記憶装置間とのデータ転送を制御
するチヤンネル装置において、入出力装置と１対
１の対応をなすサブチヤネル・メモリ中に時間監
視有効フラグを持ち、該時間監視フラグが有効で
あり且つ入出力装置から主記憶装置へのデータ転
送中である場合において、入出力装置からのデー
タ転送要求が一定時間存在しなかつたときには、
それまで入出力装置から受取つていたデータを主
記憶装置へ格納することを特徴とするものであ
る。以下、本発明を図面を参照しつつ説明する。
力装置からコマンドを受信可能であることを示す
信号が来る前にチヤネル装置内に残つているリー
ド・データを主記憶装置に格納し、これによりコ
マンド・オーバランを防止できるようにしたチヤ
ネル装置におけるデータ転送制御方式を提供する
ことを目的としている。そしてそのため、本発明
のチヤネル装置におけるデータ転送制御方式は、
入出力装置と主記憶装置間とのデータ転送を制御
するチヤンネル装置において、入出力装置と１対
１の対応をなすサブチヤネル・メモリ中に時間監
視有効フラグを持ち、該時間監視フラグが有効で
あり且つ入出力装置から主記憶装置へのデータ転
送中である場合において、入出力装置からのデー
タ転送要求が一定時間存在しなかつたときには、
それまで入出力装置から受取つていたデータを主
記憶装置へ格納することを特徴とするものであ
る。以下、本発明を図面を参照しつつ説明する。
第３図イ、ロは本発明の１実施例を示すブロツ
ク図である。第３図イはデータを扱う部分を主と
して示し、第３図ロは制御部分を主として示して
いる。第３図イ、ロにおいて、１―０はバス・イ
ン０レジスタ、１―１はバス・イン１レジスタ、
２はデータ・バツフア・ストレージ、３はデー
タ・バツフア・レジスタ、４はデータ・アドレ
ス・カウンタ、５はデコーダ、６はコマンド・レ
ジスタ、７もデコーダ、８は時間監視タイマ、９
もデコーダ、１０はフリツプ・フロツプ、１１は
サブチヤネル・メモリ、１２ないし１４はAND
回路、１５と１６はOR回路、RDはリード・コマ
ンド、RBはリード・バツクワード・コマンドを
それぞれ示している。
ク図である。第３図イはデータを扱う部分を主と
して示し、第３図ロは制御部分を主として示して
いる。第３図イ、ロにおいて、１―０はバス・イ
ン０レジスタ、１―１はバス・イン１レジスタ、
２はデータ・バツフア・ストレージ、３はデー
タ・バツフア・レジスタ、４はデータ・アドレ
ス・カウンタ、５はデコーダ、６はコマンド・レ
ジスタ、７もデコーダ、８は時間監視タイマ、９
もデコーダ、１０はフリツプ・フロツプ、１１は
サブチヤネル・メモリ、１２ないし１４はAND
回路、１５と１６はOR回路、RDはリード・コマ
ンド、RBはリード・バツクワード・コマンドを
それぞれ示している。
次に第３図の実施例の動作を説明する。第３図
イにおいて入出力装置、例えばデイスク・パツク
装置から送られて来るデータはバス・イン０レジ
スタ１―０およびバス・イン１レジスタ１―１を
介してデータ・バツフア・ストレージ２にいつた
ん格納される。データ・バツフア・ストレージ２
のデータは１バイトずつ順次読出され、データ・
アドレス・カウンタ４で指示されるデータ・バツ
フア・レジスタ３のバイト位置にセツトされる。
データ・アドレス・カウンタ４はデータ・バツフ
ア・レジスタ３への書込みが行われる度にその値
が＋１される。データ・バツフア・レジスタ３の
０バイト位置ないし３バイト位置の全てにデータ
が格納されると、この４バイトのデータは主記憶
装置に送られ、次にデータ・バツフア・ストレー
ジ２から読出されたデータはデータ・バツフア・
レジスタの４バイト位置に格納される。データ・
バツフア・レジスタ３の４バイト位置ないし７バ
イト位置の全てにデータが格納されると、この４
バイトのデータは主記憶装置に送られ、次にデー
タ・バツフア・ストレージ２から読出されたデー
タはデータ・バツフア・レジスタ３の０バイト位
置に書込まれる。
イにおいて入出力装置、例えばデイスク・パツク
装置から送られて来るデータはバス・イン０レジ
スタ１―０およびバス・イン１レジスタ１―１を
介してデータ・バツフア・ストレージ２にいつた
ん格納される。データ・バツフア・ストレージ２
のデータは１バイトずつ順次読出され、データ・
アドレス・カウンタ４で指示されるデータ・バツ
フア・レジスタ３のバイト位置にセツトされる。
データ・アドレス・カウンタ４はデータ・バツフ
ア・レジスタ３への書込みが行われる度にその値
が＋１される。データ・バツフア・レジスタ３の
０バイト位置ないし３バイト位置の全てにデータ
が格納されると、この４バイトのデータは主記憶
装置に送られ、次にデータ・バツフア・ストレー
ジ２から読出されたデータはデータ・バツフア・
レジスタの４バイト位置に格納される。データ・
バツフア・レジスタ３の４バイト位置ないし７バ
イト位置の全てにデータが格納されると、この４
バイトのデータは主記憶装置に送られ、次にデー
タ・バツフア・ストレージ２から読出されたデー
タはデータ・バツフア・レジスタ３の０バイト位
置に書込まれる。
次に第３図ロの装置の動作について説明する。
主記憶装置より取出されたコマンドはコマンド・
レジスタ６にセツトされ、デコーダ７によつて解
析される。コマンドがリード・コマンド又はリー
ド・バツクワード・コマンドのときには、AND
回路１２の上部入力部に論理「１」が入力され
る。サブチヤネル・メモリ１１は入出力装置と１
対１の対応をなして設けられているものであり、
この中には対応する入出力装置に関する種々の制
御情報が格納される。サブチヤネル・メモリ１１
にはタイマ・バリツド・フラグも書込まれ、入出
力装置が所定のタイプ、例えばデイスク・パツク
装置のようなものである場合にはタイマ・バリツ
ド・フラグが論理「１」とされる。このタイマ・
バリツド・フラグはフリツプ・フロツプ１０にセ
ツトされる。それ故、実行中のコマンドがリー
ド・コマンドもしくはリード・バツクワード・コ
マンドであり且つタイマ・バリツド・フラグが論
理「１」のときにはAND回路１２は論理「１」
を出力する。AND回路１２が論理「１」であり
且つデータ転送中である場合にはAND回路１４
が開く。なお、データ転送中とは、チヤネルと入
出力装置が結合されてからステータス・インSTI
がオンとなるまでの期間を意味している。AND
回路１４がオンであると、時間監視タイマ８の値
は単位時間経過する度に＋１される。Ｉ／０デー
タ転送要求（サービス・インやデータ・イン）が
送られて来た時にデータ転送中である場合は、
AND回路１４が開きオール「０」が時間監視タ
イマ８にセツトされる。時間監視タイマ８のタイ
マ値はデコーダ９によつて解析され、その値が所
定値であると、OR回路１５を経由して主記憶装
置に対してストア要求が発信される。この要求が
受付けられると、データ・バツフア・レジスタ３
の０バイト位置ないし３バイト位置もしくは４バ
イト位置ないし７バイト位置に格納されている４
バイト未満のデータは主記憶装置に格納される。
主記憶装置より取出されたコマンドはコマンド・
レジスタ６にセツトされ、デコーダ７によつて解
析される。コマンドがリード・コマンド又はリー
ド・バツクワード・コマンドのときには、AND
回路１２の上部入力部に論理「１」が入力され
る。サブチヤネル・メモリ１１は入出力装置と１
対１の対応をなして設けられているものであり、
この中には対応する入出力装置に関する種々の制
御情報が格納される。サブチヤネル・メモリ１１
にはタイマ・バリツド・フラグも書込まれ、入出
力装置が所定のタイプ、例えばデイスク・パツク
装置のようなものである場合にはタイマ・バリツ
ド・フラグが論理「１」とされる。このタイマ・
バリツド・フラグはフリツプ・フロツプ１０にセ
ツトされる。それ故、実行中のコマンドがリー
ド・コマンドもしくはリード・バツクワード・コ
マンドであり且つタイマ・バリツド・フラグが論
理「１」のときにはAND回路１２は論理「１」
を出力する。AND回路１２が論理「１」であり
且つデータ転送中である場合にはAND回路１４
が開く。なお、データ転送中とは、チヤネルと入
出力装置が結合されてからステータス・インSTI
がオンとなるまでの期間を意味している。AND
回路１４がオンであると、時間監視タイマ８の値
は単位時間経過する度に＋１される。Ｉ／０デー
タ転送要求（サービス・インやデータ・イン）が
送られて来た時にデータ転送中である場合は、
AND回路１４が開きオール「０」が時間監視タ
イマ８にセツトされる。時間監視タイマ８のタイ
マ値はデコーダ９によつて解析され、その値が所
定値であると、OR回路１５を経由して主記憶装
置に対してストア要求が発信される。この要求が
受付けられると、データ・バツフア・レジスタ３
の０バイト位置ないし３バイト位置もしくは４バ
イト位置ないし７バイト位置に格納されている４
バイト未満のデータは主記憶装置に格納される。
以上の説明から明らかなように、本発明のチヤ
ネル装置のデータ転送制御方式によれば、データ
転送中にデータ転送要求がある度に時間監視タイ
マをクリアすると共に時間監視を再び開始し、時
間監視タイマの値が所定値になると、チヤネル装
置内のデータを強制的に主記憶装置に格納してい
るので、新しいコマンドの受付可能であることを
示すステータス・イン信号を受信する前にチヤネ
ル装置内のリード・データを主記憶装置に格納す
ることが出来、その結果、コマンド・オーバラン
の発生を従来方式に比し大幅に減少することが出
来る。
ネル装置のデータ転送制御方式によれば、データ
転送中にデータ転送要求がある度に時間監視タイ
マをクリアすると共に時間監視を再び開始し、時
間監視タイマの値が所定値になると、チヤネル装
置内のデータを強制的に主記憶装置に格納してい
るので、新しいコマンドの受付可能であることを
示すステータス・イン信号を受信する前にチヤネ
ル装置内のリード・データを主記憶装置に格納す
ることが出来、その結果、コマンド・オーバラン
の発生を従来方式に比し大幅に減少することが出
来る。
第１図はデイスク・パツク装置における記録フ
オーマツトを示す図、第２図はチヤネルと磁気デ
イスク・パツク装置間におけるインタフエース信
号のやりとりの１例を示す図、第３図イ、ロは本
発明の１実施例を示すブロツク図である。 １―０……バス・イン０レジスタ、１―１……
バス・イン１レジスタ、、２……データ・バツフ
ア・ストレージ、３……データ・バツフア・レジ
スタ、４……データ・アドレス・カウンタ、５…
…デコーダ、６……コマンド・レジスタ、７……
デコーダ、８……時間監視タイマ、９……デコー
ダ、１０……フリツプ・フロツプ、１１……サブ
チヤネル・メモリ、１２ないし１４……AND回
路、１５と１６……OR回路、RD……リード・コ
マンド、RB……リード・バツクワード・コマン
ド。
オーマツトを示す図、第２図はチヤネルと磁気デ
イスク・パツク装置間におけるインタフエース信
号のやりとりの１例を示す図、第３図イ、ロは本
発明の１実施例を示すブロツク図である。 １―０……バス・イン０レジスタ、１―１……
バス・イン１レジスタ、、２……データ・バツフ
ア・ストレージ、３……データ・バツフア・レジ
スタ、４……データ・アドレス・カウンタ、５…
…デコーダ、６……コマンド・レジスタ、７……
デコーダ、８……時間監視タイマ、９……デコー
ダ、１０……フリツプ・フロツプ、１１……サブ
チヤネル・メモリ、１２ないし１４……AND回
路、１５と１６……OR回路、RD……リード・コ
マンド、RB……リード・バツクワード・コマン
ド。
Claims (1)
- １ 入出力装置と主記憶装置との間のデータ転送
を制御するチヤネル装置において、入出力装置と
１対１の対応をなすサブチヤネル・メモリ中に時
間監視有効フラグを持ち、該時間監視フラグが有
効であり且つ入出力装置から主記憶装置へのデー
タ転送中である場合において、入出力装置からの
データ転送要求が一定時間存在しなかつたときに
は、それまで入出力装置から受取つていたデータ
を主記憶装置へ格納することを特徴とするチヤネ
ル装置におけるデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55163796A JPS5786926A (en) | 1980-11-19 | 1980-11-19 | Data transfer controlling system of channel device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55163796A JPS5786926A (en) | 1980-11-19 | 1980-11-19 | Data transfer controlling system of channel device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5786926A JPS5786926A (en) | 1982-05-31 |
| JPS6239788B2 true JPS6239788B2 (ja) | 1987-08-25 |
Family
ID=15780860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55163796A Granted JPS5786926A (en) | 1980-11-19 | 1980-11-19 | Data transfer controlling system of channel device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5786926A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6222167A (ja) * | 1985-07-22 | 1987-01-30 | Nec Corp | タイムアウト検出回路 |
-
1980
- 1980-11-19 JP JP55163796A patent/JPS5786926A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5786926A (en) | 1982-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1162314A (en) | Data input/output method and system | |
| JPS5943774B2 (ja) | 周辺サブシステムの制御方式 | |
| JPS6138507B2 (ja) | ||
| US5129072A (en) | System for minimizing initiator processor interrupts by protocol controller in a computer bus system | |
| US4368513A (en) | Partial roll mode transfer for cyclic bulk memory | |
| EP1016973A1 (en) | Communication dma device | |
| JPS6239788B2 (ja) | ||
| JPH08235092A (ja) | データ転送制御装置 | |
| JPS6124738B2 (ja) | ||
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JPS6054695B2 (ja) | 周辺機器制御装置 | |
| JPS6020359A (ja) | 磁気デイスク装置 | |
| JPH05233482A (ja) | データ転送システム | |
| JPH0120463B2 (ja) | ||
| JPH0131224B2 (ja) | ||
| JPS6126703B2 (ja) | ||
| JPH08202650A (ja) | Ｄｍａ転送制御装置 | |
| JPH0546322A (ja) | デイスクコントローラ | |
| JPH0247028B2 (ja) | ||
| JPS623455B2 (ja) | ||
| JPS58127260A (ja) | デイスクキヤツシユ制御装置 | |
| JPS6167124A (ja) | 磁気デイスク制御装置 | |
| JPS60136852A (ja) | 情報処理装置の制御方式 | |
| JPH0252298B2 (ja) | ||
| JPH0258156A (ja) | データ処理装置 |